ビア抵抗とは

ビア抵抗とは、上下の配線層をつなぐ縦の穴、つまりビア1個あたりの電気抵抗です。 ビアは短くても、その底に抵抗率の高いバリアメタルが上下の銅の間に直列に入ります。ビアの径が小さくなるほど、このバリアが抵抗に占める割合が大きくなり、平均値もばらつきもバリアの厚さで決まります。ところがバリアを薄くしすぎると銅の拡散を防げなくなるため、材料ではバリアを自ら作らせ、構造では界面の数を減らし、設計ではビアを複数個にして対処します。

ビアでは、バリアメタルが上下の銅の間に直列に入る

多層配線では、同じ層の中を横に走る配線と、層と層を縦につなぐビアが交互に並びます。横配線の抵抗は銅の断面積と長さでおおよそ決まり、ビアの高さは配線層の厚み程度なので、長さの効果は小さいままです。それでもビア抵抗が現場の話題になるのは、ビアの底に、電流が縦に貫く別の材料の層があるためです。

ダマシン法でビアと配線溝を埋めるときは、銅を入れる前にバリアメタルを溝と穴の内壁に付けます。バリアメタルは銅より抵抗率の高い材料です。横に走る配線ではバリアは配線の側面と底面にあり、電流の経路と並列です。ビアではバリアが底にも回り込むため、上下の銅の間にバリアが直列に入ります。

バリアメタルと電流の向き

横に走る配線では、電流はバリアの脇を流れます。ビアでは電流がビア底のバリアを縦に貫くので、銅より抵抗率の高い膜が上下の銅の間に直列に入ります。

東北大学の小池淳一氏は、Cuと絶縁層の界面にライナー層と拡散バリア層があり、微細化に伴ってこの2層による配線抵抗の上昇が課題になっているとしています¹。銅は絶縁層中に拡散しやすいため、銅を埋める前にまずTaN膜を拡散バリア層として形成し、その上に銅の濡れ性を保つTa膜をライナー層として重ねます¹。配線幅が細くなるほど、本来は銅で埋めたい溝の断面をライナー層とバリア層が占めるため、実効の配線抵抗が上がります。

ビア抵抗の平均値とばらつきは、ビア底のバリアの厚さで決まる

ビアの底に回り込んだ抵抗率の高いバリアはそのままビア抵抗を上げ、Ta/TaN膜の厚さはウェハ面内で大きくばらつくため、ビア抵抗もばらつきます。平均値もばらつきもバリア膜の厚さで決まるので、バリアメタルの成膜レシピを変えると、配線抵抗より先にビア抵抗が変わります。

そこで、合金元素に自らバリアを形成させるのが自己形成バリア層です。小池氏は、Cu-Mn合金に自らバリア層を形成させる方式を90nmノードの2層配線（デュアルダマシン）に適用した結果を報告しています。国内デバイスメーカーの協力で作った2層配線では、第1層配線とビアの接続部が連続した組織になり、ビアの底に抵抗の高いTa/TaN層が残る従来の配線と比べて、ビア抵抗は1/8程度まで下がりました¹。

伊藤和博氏の解説では、Ti基の自己形成バリア層を比誘電率2.7の低誘電率膜と組み合わせた45nmノードのCu配線（デュアルダマシン）に適用すると、ビア抵抗の平均値は従来のTa/TaNバリアの約1/3まで下がり、ビア抵抗の分布も大きく狭まりました²。

拡散を防ぐ性能まで下がっては意味がないため、同じ試験で確かめます。伊藤氏の解説では、Ti基の自己形成バリア層を使った配線で、くし型パターンによる配線間耐圧と経時絶縁破壊（TDDB）寿命が、従来のTa/TaNバリアと同等でした²。

1個の値は、ビアチェーンで測って個数で割る

ビア1個の抵抗は、両側の配線や測定系の抵抗に比べて小さく、単独では測りにくい値です。そこで同じビアを多数直列につないだビアチェーンを作り、チェーン全体の抵抗を測ってビアの個数で割ります。富士通研究所の中村友二氏と鈴木貴志氏が挙げる加速劣化試験のパターンの1つは、上下2層に幅W1・長さ30μmの配線を配置し、径0.14μmのビアで直列につないだ構造です³。

ビアチェーン

上下の配線をビアで数珠つなぎにし、両端の端子で全体の抵抗を測って、ビアの個数で割ります。

ビアの数も重要です。130nm世代のLSIではVia径が0.2μm程度で、Viaの個数は1チップあたり数千万個を超えるため、埋め込みの確実さが求められます⁴。1個あたりの不良率がわずかでも、数千万個が並ぶ回路では、そのままチップの歩留まりに影響します。

高温で放置するだけで、ビアの近くにボイドができて抵抗が上がる

ストレスマイグレーション（SM、応力誘起ボイド、SIV）は、無通電のまま高温で放置するだけで配線が切れる現象で、配線にかかった引張応力をやわらげる拡散クリープと考えられています³。中村氏と鈴木氏の2009年の展望記事では、SM故障の起きやすさはビアにつながる配線の形状で大きく変わります。幅1μm以上の太い配線ほど起きやすく、幅が広いほど短時間で起きます。ボイドができるのは、ビアの中か、ビアの真下で太幅配線と接する面です。ビア径とほぼ同じ幅の細い配線でも、4000〜10000時間ほどで故障が見つかり始め、その後は故障の割合が急に高くなりました。

バリアの選び方は、この劣化にも表れます。伊藤氏の解説では、SIV試験で、従来のTa/TaNバリアで作ったビアチェーンは熱ストレスで抵抗が増え、Ti基の自己形成バリアで作ったチェーンは抵抗が変わりませんでした²。作製直後の値と高温放置後の値を組で測るのは、このためです。

対策はプロセスとレイアウトの両方で取ります。中村氏と鈴木氏が挙げるプロセス側の対策は、バリアメタルの成膜方法、バリア絶縁膜の前処理、界面の形成方法、金属キャップの有無、めっき銅の成膜とアニールの条件です。これに加えて、太い配線や、そこから突き出た細い配線につながるビアを複数個にするレイアウト側の対策も取られています。1個で足りるはずの場所に2個以上のビアを置く設計は、このためです。エレクトロマイグレーションも同じビアの近くで起きるため、両方の試験結果をもとに設計ルールが決まります。

埋め込み方とボーダーレス構造も、抵抗とばらつきを左右する

三菱電機の大崎明彦氏らは、電気銅めっきの添加剤であるアクセラレーター、サプレッサー、レベラーの働きによるボトムアップフィルで、径0.18μm・深さ0.9μmの微細Viaをボイドなく埋めた断面SEM例を示しています⁴。一方で、ボトムアップ埋め込みの問題としてオーバーフィルを挙げています。配線が密な場所ほど表面に吸着したアクセラレーターの濃度が上がり、平坦部より銅が厚く盛り上がる現象で、続く銅CMPで残渣が出る原因になります。ビアを埋めるための添加剤設計が、Cu-CMPの負担を増やします。

東芝の柴田英毅氏の1996年の解説によると、CMPによるグローバル平坦化でビアホールの深さをそろえたうえで、Al配線とビアホールの設計余裕をゼロにしたボーダーレス構造を作ると、合わせずれがあってもビアホールの抵抗はほとんど増えませんでした⁵。0.25μm径・アスペクト比7.5のコンタクトへのW埋め込みでは、Blanket CVD方式だとスパッタで付けた密着層がコンタクトの肩にひさしのように張り出し、その影で孔の中にボイドが残りました。Selective CVD方式では、孔の底からのみタングステンが成長しました。埋め込み方法の選択が、そのままコンタクトプラグやビアの抵抗とばらつきに影響します。

界面を1つに減らすSuperViaで、抵抗を下げる

バリアが直列に入る回数そのものを減らす構造もあります。imecが提案するSuperViaは、中間のMx+1層を自己整合で飛び越え、Mx層からMx+2層へ直接つなぐビアです⁶。imecは、同じビア断面積の通常のスタックビアと比べてSuperViaの抵抗が40%低くなったとし⁷、その理由を、スタックビアではビアと配線層の間のバリア／ライナー界面が2つあるのに対し、SuperViaでは1つで済むことに結び付けています。容量でも10%の改善があり、RC遅延に効くとしています。

スタックビアとSuperVia

スタックビアは途中のMx+1層を経由するため、ビアと配線層の間のバリア／ライナー界面を2回通ります。SuperViaはMx+1層を飛び越えて界面を1つにします。

imecは最初の用途にSRAMの構造と、配線資源を空けるために電源レールをチップのFEOLに埋める埋め込み電源レールを挙げ、3nmより先へ広げるために、MxからMx+3やMx+4へつなぐ第2世代と、Mx+5へつなぐ第3世代のロードマップを定めています。課題も残ります。imecは、ビアの着地位置と高さが不均一になるとビア抵抗に影響すること、ハードマスクに対する選択比、工程を追うための専用の計測が要ることを挙げています。

よくある質問（FAQ）

ビア抵抗とは何ですか？

上下の配線層をつなぐ縦の穴、つまりビア1個あたりの電気抵抗です。多層配線では、同じ層を横に走る配線と層をまたぐビアが交互に並び、ビア抵抗はそのうち縦方向の1段分にあたります。

ビアは短いのに、なぜ抵抗が問題になるのですか？

ビアの底に、電流が縦に貫く別の材料の層があるためです。横に走る配線ではバリアメタルは電流の道と並んでいますが、ビアではバリアが上下の銅の間へ直列に入ります。

ビア抵抗はどのくらい下げられますか？

小池淳一氏の報告では、Cu-Mn合金の自己形成バリアを90nmノードの2層配線に使うと、ビア底にTa/TaN層が残る従来の配線の1/8程度まで下がりました。伊藤和博氏の解説では、Ti基の自己形成バリア層で45nmノードのビア抵抗の平均値が従来のTa/TaNバリアの約1/3まで下がりました。

ビア抵抗のばらつきは何から来ますか？

バリアメタルの膜厚のウェハ面内分布です。ビアの底に回り込んだ抵抗率の高いバリアがビア抵抗を上げ、Ta/TaN膜の厚さがウェハ面内で大きくばらつくため、ビア抵抗もばらつきます。

ビア抵抗はどうやって測りますか？

ビアチェーンで測ります。同じビアを多数直列に結んだ鎖を作り、全体の抵抗をビアの個数で割って1個あたりの値へ換算します。試験パターンには、上下2層の配線を径0.14μmのビアで数珠つなぎにした構造があります。

ビア抵抗は時間とともに上がりますか？

上がります。通電せずに高温で放置するだけで配線が切れるストレスマイグレーションでは、ボイドはビアの中か、ビアの真下で太幅配線と接する面にでき、幅1μm以上の太い配線で起きやすくなります。ビア径とほぼ同じ幅の細い配線でも4000〜10000時間ほどで故障が見つかり始め、その後は故障の割合が急に高くなりました。

冗長ビアはなぜ打つのですか？

プロセス側の対策で足りない分をレイアウトで補うためです。太い配線や、そこから突き出た細い配線につながるビアを複数個にします。

比較・違いを学ぶ

バリアメタルとは── ビア底のこの膜の厚さが、ビア抵抗の平均値とばらつきを決める
コンタクトプラグとは── トランジスタと最下層配線をつなぐ縦の柱で、ビアと同じく底の界面が抵抗を持ちます
エレクトロマイグレーションとは── 通電で原子が動く故障で、通電しなくても進むストレスマイグレーションと対になります

出典

7件を表示