ミドルオブライン（MOL）とは

THEME 03 トランジスタ形成 · 集積の作り込みMiddle of Line

← 02THEME 03 トランジスタ形成04 →

ミドルオブラインとは、トランジスタを作るFEOLと多層配線を作るBEOLの間に入る工程区分です。 コンタクトとローカル配線を作り、トランジスタの端子を上の配線へ渡します。

拡散層とゲートに直接触れる層は、材料も熱処理の条件も寸法も両隣と異なるため、独立した区分として扱います。

MOLは、下の端子に触れて上の配線へ渡す層

階層の位置

MOLはトランジスタと多層配線のあいだをつなぐ層です。拡散層とゲートに触れて上の配線へ接続するので、材料も寸法も両隣と異なります。

下から順に、トランジスタを作るFEOL、コンタクトとローカル配線のMOL、多層配線のBEOLが積まれます。MOLが担うのは、下の端子へ触れて上へ渡す仕事です。

この差が条件に出ます。拡散層に触れる金属は接触の抵抗を低く抑える必要があり、ゲートに触れる位置では膜の質が特性に直接響きます。さらにMOLはトランジスタを作り終えた直後に来るため、許される熱がBEOLより高い場合があり、材料の選択肢が前後の工程と異なります。

寸法は配線層より一段小さく、触れる面の抵抗が全体を左右する

寸法の目安

7 nm世代のコンタクトピッチは57 nm、局所配線のピッチは40 nm、ビアの寸法は12〜14 nmです。断面が狭いので、接触抵抗の影響が大きくなります。

7 nm世代では、フィン2本の6トラックセルでコンタクトピッチが57 nm、局所配線M1・M2のピッチが40 nm、ビアの臨界寸法が12〜14 nmです¹。imecは、局所配線ピッチの将来世代の目標を21 nmとしています。40 nmから21 nmへ、ほぼ半分です。

この寸法では、狭い断面へ電流を通すことになります。そのためMOLでは、線そのものの抵抗より、触れる面での抵抗が全体を左右します。

WとCoの置き換え候補に、ALDのMoが挙がる

ALDのMoは、WとCoの置き換え候補で、臨界寸法10 nmまでの高アスペクト比の溝を埋められました²。SiO2の上にバリアもライナーも入れずにALDでMoを成膜する工程で、抵抗率19〜22 μΩ·cmを得ています。800℃のアニールにも耐え、前工程の熱処理と両立します。

MOLは熱を通る層なので、この耐熱性が直接影響します。細い穴を底まで埋められることと合わせて、材料が動く条件がそろいつつあります。

抵抗、容量、耐熱性の3つが同時に働く

コンタクトはゲートのすぐ隣を上へ抜けるので、距離が近いほど、ゲートとコンタクトの間に寄生容量が付きます。imecは、ナノシートの垂直方向の間隔を10 nm未満にして寄生容量を下げています。寸法を詰める工夫は、容量にも影響します。

コンタクトの断面を広げれば抵抗は下がりますが、ゲートとの距離が縮んで寄生容量が増えます。間隔を広げれば容量は減るものの、抵抗が増え、セルの面積も増えます。耐熱性の高い金属を選べば工程の自由度は上がりますが、材料そのものの抵抗率で不利を背負います。MOLは、この3つの向きが同時に働く層で、その制約の中で寸法を決めます。

よくある質問（FAQ）

MOL とは何ですか？

トランジスタを作るFEOLと、多層配線を作るBEOLの間に入る工程区分です。コンタクトとローカル配線を作り、トランジスタの端子を上の配線へ渡します。

どんな寸法になりますか？

7 nm世代でフィン2本の6トラックセルのコンタクトピッチは57 nm、局所配線M1・M2のピッチは40 nm、ビアの臨界寸法は12〜14 nmです。

なぜ別の区分に分けますか？

仕事が異なるからです。BEOLは線を引く工程ですが、MOLは拡散層とゲートに直接触れて上へ渡す工程です。材料も許容される熱も異なります。

どんな材料を使いますか？

従来はWとCoが中心でした。ALDのMoはWとCoの置き換え候補で、臨界寸法10 nmまでの高アスペクト比の溝を埋められました。

何が難しいですか？

狭い断面へ電流を通すため接触の抵抗が全体を左右すること、そしてゲートのすぐ近くを通るため寄生容量が増えることです。

寄生容量とどう関係しますか？

コンタクトはゲートの隣を上へ抜けます。距離が近いほどゲートとコンタクトの間の容量が増え、遅延に影響します。

将来の目標寸法はどこですか？

imecは、局所配線ピッチの将来世代の目標を21 nmとしています。

比較・違いを学ぶ

コンタクトプラグとは── MOL が作る構造そのもの
寄生容量とは── コンタクトを近づけると増える容量
モリブデン配線とは── MOL の材料として入りつつある金属
自己整合コンタクトとは── 重ね合わせの誤差を吸収する作り方

出典

2件を表示

1
imec：A view on the logic technology roadmapimec-int.com ↩
2
imec：2022 International Interconnect Technology Conferenceimec-int.com ↩