誘電率とは

THEME 08 デバイスと回路 · パワー半導体Dielectric Constant

← 07THEME 08 デバイスと回路09 →

誘電率とは、電界に対して材料がどれだけ電荷を蓄えるかを表す物性値です。 同じ電圧・同じ膜厚でも、この値が大きいほど容量が大きくなります。

半導体では、誘電率が大きい方がよい場所と小さい方がよい場所が同居します。ゲートでは電荷を多く蓄えることが利になり、配線の間では逆になるからです。材料を選ぶ問いは、いつも「その膜はどちらの側にいるか」から始まります。

誘電率は、電界をかけたときに材料が蓄えられる量を表す

同じ電圧で蓄える電荷

同じ厚さの膜に同じ電圧をかけても、Siは誘電率の比のとおりSiO2のおよそ3倍の電荷を蓄えます。

材料の電気的な性質は、複素誘電率で表します。その実部が誘電率と呼ばれ、外から電界をかけたときに材料がエネルギーを蓄える能力を表します¹。虚部は材料の中で失われる損失で、損失が大きい材料では余分な電力を消費します。

平行平板の容量は、誘電率に比例し、膜厚に反比例します。同じ膜厚なら、誘電率の大きい膜ほど多くの電荷を蓄えます。

Siは11.7、SiO2は3.84で、およそ3倍違う

比誘電率の数直線

SiはSiO2のおよそ3倍の位置にあります。ゲートにはSiO2より大きいhigh-k材料を、配線の間にはSiO2より小さいlow-k膜を使います。

Si の誘電率 $\varepsilon_\mathrm{S}$ は 11.7 × 8.854×10⁻¹⁴ F/cm²、酸化膜の誘電率 $\varepsilon_\mathrm{OX}$ は 3.84 × 8.854×10⁻¹⁴ F/cm です。SiO2 の比誘電率はおよそ 3.9 で、3.84 もこの値にあたり、Si は SiO2 のおよそ 3 倍です。high-k のハフニウム酸化物はさらに大きく、low-k 膜は SiO2 より小さい値へ向かいます。

値は材料を替えるだけでなく、作り方でも動かせます。Keysightは、セラミックスの微細構造や材料のナノレベルの組成を制御すると、さまざまな誘電率を作れるとしています¹。

ゲートでは大きく、配線の間では小さくしたい

ゲート絶縁膜では、容量が大きいほど弱い電圧でチャネルを作れます。high-k 材料を使うのは、物理的な膜厚を保ったまま容量を上げるためです。誘電率の大きい材料は小さな体積に多くのエネルギーを蓄えられ、誘電率の小さい材料は伝搬遅延を最小にしたい信号の伝送で好まれます。

層間の絶縁膜では、逆に容量が小さい方が利になり、配線どうしの容量が小さいほど遅延と消費電力が下がります。容量の式には²、酸化膜誘電率 $\varepsilon_\mathrm{OX}$ 、ゲート酸化膜厚 $t_\mathrm{OX}$ 、層間酸化膜厚 $t_\mathrm{ILOX}$ が入ります。

トレンチ底部の厚い酸化膜

サンケン電気のSiC MOSFETでは、トレンチ底部の酸化膜を側部より厚くして、誘電率を変えずに帰還容量を56 %下げました。

誘電率が同じでも、厚みで容量を下げられます。サンケン電気はトレンチ側部に対して底部のゲート酸化膜を厚くし、帰還容量を 56 % 低減しました³。

半導体の誘電率は、オン抵抗としきい値電圧の式に入る

理想の特性オン抵抗は $R_\mathrm{on,sp} = 4\cdot\mathrm{BV}^2 / (\varepsilon_\mathrm{S}\cdot\mu\cdot E_\mathrm{C}^3)$ ² で、半導体の誘電率 $\varepsilon_\mathrm{S}$ が分母にあります。しきい値電圧の式にも、半導体誘電率 $\varepsilon_\mathrm{S}$ 、酸化膜誘電率 $\varepsilon_\mathrm{OX}$ 、ゲート酸化膜厚 $t_\mathrm{OX}$ が入ります。

誘電率は容量を超えて働き、空乏層の広がり方を通じて耐圧とオン抵抗の両方へ届きます。

誘電率は周波数で変わるので、使う周波数で測る

複素誘電率は広い周波数範囲で一定ではなく、材料を使う周波数で評価する必要があります¹。低い周波数では、2枚の電極で材料を挟んで容量を測る平行平板法が一般的です。インピーダンスアナライザに誘電体用の治具を組み合わせると、広い周波数範囲で精度と再現性のある測定ができます。周波数が高くなると、測定系そのものによる誤差が大きくなります。

上げればゲートの容量、下げれば配線の遅延で得をし、それぞれ別の代償を払う

ゲート絶縁膜の誘電率を上げれば、物理的な膜厚を保ったまま容量を稼げ、リーク電流を抑えられます。その代わり界面の質と移動度が落ちやすく、材料と工程の選択肢が狭まります。層間の誘電率を下げれば配線の容量と遅延が減りますが、膜が機械的に弱くなり、後工程の応力に耐えにくくなります。膜厚で容量を下げる手は確実なものの、面積と段差が増えます。同じ半導体の中で、両方の向きが同時に要ります。

よくある質問（FAQ）

誘電率とは何ですか？

電界に対して材料がどれだけ電荷を蓄えるかを表す物性値です。同じ電圧・同じ膜厚でも、この値が大きいほど容量が大きくなります。厳密には複素誘電率の実部で、虚部は材料の中で失われる損失を表します。

Si と SiO2 ではどのくらい異なりますか？

Si の誘電率は 11.7 × 8.854×10⁻¹⁴ F/cm、酸化膜の誘電率は 3.84 × 8.854×10⁻¹⁴ F/cm で、Si が SiO2 のおよそ 3 倍です。

ゲート絶縁膜では大きい方がよいのですか？

容量が大きいほど、弱い電圧でチャネルを作れます。high-k 材料を使うのは、物理的な膜厚を保ったまま容量を上げるためです。

層間の絶縁膜では逆なのですか？

逆です。配線どうしの容量が小さいほど、遅延と消費電力が下がります。low-k 膜は SiO2 より小さい値へ向かいます。

耐圧とも関係しますか？

します。理想の特性オン抵抗 Ron,sp = 4・BV² / (εS・μ・EC³) の分母に、半導体の誘電率 εS が入ります。

膜厚でも容量は動きますか？

動きます。サンケン電気は、トレンチ底部のゲート酸化膜を側部より厚くして帰還容量を 56 % 低減しました。

しきい値電圧にも入りますか？

入ります。しきい値電圧の式には、半導体誘電率 εS、酸化膜誘電率 εOX、ゲート酸化膜厚 tOX が入ります。

比較・違いを学ぶ

high-k材料とは── 誘電率を上げる側
low-k材料とは── 誘電率を下げる側
寄生容量とは── 誘電率が乗る相手
EOTとは── 誘電率と膜厚を 1 つの値へ

出典

3件を表示

1
Keysight Technologies：誘電体材料の誘電率測定に関するアプリケーションノート 5991-4713keysight.com a b c
2
群馬大学：パワーMOSFETの基礎kobaweb.ei.st.gunma-u.ac.jp a b c
3
サンケン電気：SiC-MOSFETの開発（技報 Vol.50）semicon.sanken-ele.co.jp ↩