Cuクリップ接合とは

THEME 08 デバイスと回路 · パワー半導体Copper Clip Bonding

← 07THEME 08 デバイスと回路09 →

Cuクリップ接合とは、パワーMOSFETなどのチップ表面の電極とパッケージのリードを、何本ものボンディングワイヤの代わりに1枚の厚い銅板（クリップ）でつなぐ実装法です。クリップはチップ表面にはんだ付けするか、銀焼結で接合します。

ワイヤを増やせば抵抗は下がりますが、本数が増えるほど接点に電流と熱が集まり、生産性や材料費の面でも不利になります。クリップにすれば電流と熱を広い面で受けられます。代わりにチップの上に厚い銅を載せるので、温度変化のたびにチップとの接合界面へ応力がかかります。クリップの厚さは、この熱と応力の釣り合いで決まります。

何本ものワイヤの代わりに、1枚の銅板をチップ上面へ接合する

ワイヤとクリップの断面

ワイヤはチップに点で接し、クリップはチップ上面を1枚で覆ってはんだで広い面に接合します。リード側も同じ板がそのまま受けます。

UTACは、銅クリップは低耐圧MOSFETのワイヤボンドを置き換え、複数のワイヤボンドより低い配線抵抗とインダクタンスを実現するとしています¹。同社によると、ディスクリートのMOSFETパッケージでは1990年代後半から広く使われてきました。

チップはリードフレームのダイパッドにはんだで載ります。UTACの例では、チップ上面に6つのソースパッドがあり、ワイヤなら小さいパッドに3本ずつ、大きいパッドに4本ずつ、計22本を打ちます。クリップは1枚でチップ全体を覆い、クリップとチップのあいだをはんだで接合して接触抵抗を下げています。

6×5mmのパワーQFNの試算で、抵抗は約90％、インダクタンスは約半分に下がった

抵抗とインダクタンス

同じMOSFETの試算で、ワイヤ2通りは右上に、クリップは抵抗とインダクタンスの両方が小さい左下に入ります。

UTACは、6×5mmのパワーQFNに載る2.9×4.0mmのローサイドMOSFETで、ワイヤとクリップの電気特性をシミュレーションしました。直径50µmのCuワイヤ22本では抵抗0.46mΩ・インダクタンス0.084nH¹、高速スイッチング向けにソースパッドを増やした27本では0.37mΩ・0.076nHでした。

配線方式	寸法	抵抗	インダクタンス
Cuワイヤ	直径50µm × 22本	0.46mΩ	0.084nH
Cuワイヤ	直径50µm × 27本	0.37mΩ	0.076nH
Cuクリップ	厚さ0.254mm	0.045mΩ	0.044nH

クリップでは抵抗がワイヤ22本より約90％低く、インダクタンスも48％低くなりました。UTACはその理由を、銅が厚く、MOSFETチップとQFNのリードに広い面で接するためとしています。ワイヤを27本に増やしても抵抗は0.37mΩまでで、同社はこの構成と比べても1枚のクリップのほうがコストと性能の両面で効率がよいとしています。

複数チップのDrMOSへ広がり、チップの並べ方が組み立ての難所になった

UTACによると、銅クリップの技術はディスクリートの1チップから、ドライバICと2個のMOSFETを1パッケージに収めるDrMOSのような複数チップの構成へ進みました。同社は2016年第3四半期に、クリップを横に並べた6×4mmと、クリップを縦に重ねた6×5mmのパワーQFNの出荷を始めています。

構成には、MOSFETとクリップを縦に重ねるスタック型、ローサイドとハイサイドのMOSFETを別々のダイパッドに載せて別々のクリップを付ける横並び型、1つのダイパッドに1チップと1クリップを載せる単一型があります。スタック型の例では、2個のMOSFETと2枚のクリップを同じダイパッドにはんだ付けします¹。UTACは、サーバー向けのDrMOSでは横並びと縦積みの両方の組み合わせが要り、銅クリップの治具の立ち上げと組み立ての難しさになるとしています。2018年4月までに、同社はクリップを使うパワーQFNを3.5×4.5mm、4×4mm、5×5mm、6×5mm、6×6mmの外形へ広げました。

面積の効果も大きく、UTACが市販のグラフィックスカード2枚の電源部を比べた例では、ディスクリートのドライバIC 8個とMOSFET 18個が612mm²を占めていたのに対し、6×5mmのDrMOS 12個では360mm²で、基板面積が約40％小さくなりました。同社は、ドライバICと銅クリップを組み合わせたGaNのFETも、電源メーカーが複数チップのパッケージの候補として検討しているとしています。

ディスクリートでは、クリップがチップからリードまで一体になる

東芝デバイス＆ストレージは2023年1月、車載用40V耐圧NチャネルパワーMOSFETに新パッケージL-TOGLを採用しました。同社によると、L-TOGLはCuクリップを用いてチップからアウターリードまでを一体化し、製品内部のポストをなくしたポストレス構造です²。

同社はさらに多ピン構造のソースリードを採用し、パッケージ抵抗を既存パッケージTO-220SM(W)と比べて約70％下げました。XPQR3004PBではドレイン電流（DC）定格を既存製品の1.6倍の400Aに広げ、厚いCuフレームによってチャネル・ケース間の過渡熱インピーダンスを50％下げています。用途として、同社はISGなどのインバーターや半導体リレーを挙げています。

高い電圧の品種にも使われます。Amkorは、TO-220FPをCuクリップ構造で熱特性を高め、旧来のTO-220NISより取付高さを2.8 mm下げたTO-220のフルパック版としています³。対象は中〜高電圧のMOSFETとIGBTで、スイッチング電源、ACアダプター、モータードライバ、フラットパネルディスプレイ向けです。

SiCパワーモジュールでは、クリップを銀焼結で接合する

パワーモジュールでもワイヤは課題になります。University of Warwickの論文によると、細いアルミワイヤは電流の経路が長くなるので寄生インダクタンスが大きく、本数が多いと接点に電流と熱が集まり、ワイヤのはく離につながることがあります。同論文は、高い周波数で動かすときの主な課題を、寄生成分による大きな電圧オーバーシュートと電力損失の増加としています⁴。SiC MOSFETはチップが小さく、高い周波数で動かすと発熱が増えるので、ワイヤの信頼性がさらに下がります。

銅クリップはワイヤより広い面でチップに接するので、寄生インダクタンスが下がり、電流と熱の伝わり方がよくなります⁵。はんだの代わりに銀焼結を使うと、電気と熱の振る舞いはさらに改善するとされています。この論文は、1200V/400AのSiC MOSFETハーフブリッジモジュールで、ダイとクリップの両面を銀焼結で接合する構成を解析しました。銀は融点が961℃と高く、熱と電気をよく通し、比較的低い温度で焼結できることを理由に挙げています。

クリップを厚くするとチップは10℃冷えるが、接合界面の応力は約2倍になる

クリップ厚と銀層厚

University of Warwickの解析では、クリップを0.1mmから1mmへ厚くすると、チップは169℃から159℃へ冷える一方、界面の最大応力は469MPaから923MPaへ上がります。厚さ0.5mmのクリップで銀層を25µmから100µmへ厚くすると、応力は777MPaから410MPaへ下がります。

University of Warwickの解析では、クリップの厚さを0.1mmから1mmへ変えると、1GHzでの寄生インダクタンスは3.69nHから3.56nHへ3.6％下がるにとどまりました。一方、SiCチップの最高接合温度は169℃から159℃に下がり⁵、チップと銀焼結層の界面の最大応力は469MPaから923MPaへ増えました。チップ温度を10℃下げると、界面の最大応力がほぼ2倍になる計算です。クリップの厚さで大きく動くのは、接合温度と界面の応力です。

この論文は、銀層の厚さを変えてチップと銀層の界面の最大応力を下げる手も調べています。厚さ0.5mmのクリップで銀層を25µmから100µmへ厚くすると、最大応力は777MPaから410MPaへ約50％下がり、チップ温度は155〜155.5℃の範囲に収まりました。論文は、厚い銀層がチップ温度をほぼ保ったまま応力を和らげる層になりうるとしています。

よくある質問（FAQ）

Cuクリップ接合とは何ですか？

パワーMOSFETなどのチップ表面の電極とパッケージのリードを、ボンディングワイヤの代わりに厚い銅板（クリップ）でつなぐ実装法です。クリップはチップにはんだ付けするか、銀焼結で接合します。

ワイヤボンディングと比べて何がよくなりますか？

UTACの6×5mmパワーQFNの試算では、Cuワイヤ22本の0.46mΩ・0.084nHに対し、厚さ約0.25mmのクリップでは抵抗が約90％、インダクタンスが48％下がりました。銅が厚く、チップとリードに広い面で接するためです。

いつごろから使われていますか？

UTACによると、ディスクリートのMOSFETパッケージで1990年代後半から広く使われてきました。現在はドライバICと2個のMOSFETを1パッケージに収めるDrMOSのような複数チップの構成にも広がっています。

国内メーカーの採用例はありますか？

東芝デバイス＆ストレージは、Cuクリップでチップからアウターリードまでを一体化したポストレス構造のL-TOGLパッケージを車載用40V耐圧MOSFETに採用しました。多ピン構造のソースリードと組み合わせ、パッケージ抵抗をTO-220SM(W)比で約70％下げています。

クリップは厚いほどよいのですか？

University of WarwickのSiCパワーモジュールの解析では、クリップを0.1mmから1mmへ厚くするとチップの最高温度は169℃から159℃に下がる一方、チップと銀焼結層の界面の最大応力は469MPaから923MPaへ増えました。熱の利点と応力のバランスで厚さを決め、銀焼結層を厚くすると応力は下がります。

比較・違いを学ぶ

ワイヤボンディングとは── Cuクリップが置き換える細線の配線
パワーモジュールとは── 銀焼結クリップが使われる大電流の実装形態
リードフレームとは── クリップとチップを載せる金属の枠
パワーMOSFETとは── クリップ接合の主な対象デバイス

出典

5件を表示