p-GaNゲートとは

p-GaNゲートとは、ゲート金属とAlGaNバリア層の間へp型のGaNを挟み、その直下の2DEGを消してゲート電圧0 Vで電流を止める構造です。 AlGaN/GaNの界面には2DEGが一様に広がり、そのままでは0 Vでも電流が流れます。p-GaNゲートはゲートの下だけ電子を消して、0 Vで切れる素子を作ります。その代わり、ゲートの下にだけp-GaNを残す工程と、電子の薄い領域がオン抵抗に加わる点で払います。

p型層の内蔵電位が伝導帯を押し上げ、0 Vで2DEGを消す

ゲート直下のバンド図

0 Vでは界面の井戸の底がフェルミ準位より上にあり、ゲート直下に電子がたまりません。しきい値電圧を超えると伝導帯が下がり、井戸がフェルミ準位より下へ入って2DEGが戻ります。

AlGaN/GaNのヘテロ構造は、もともと0 Vで電流が流れるディプレッション型です。エンハンスメント型にするには、ゲートの領域で伝導帯を押し上げ、電子のたまる井戸をフェルミ準位より上へ持ち上げる必要があります¹。p-GaNゲートはこれを、ゲート金属の真下でAlGaNバリアの上に成長した、Mgを高濃度に添加したp型GaNの薄い層で行います。

p型の添加が作る内蔵電位がAlGaNバリアの電位を持ち上げ¹、AlGaN/GaN界面の伝導帯の底がフェルミ準位より上へ移ります。その結果、ゲート電圧0 Vでゲート電極の直下だけ2DEGが空になり、ソースからドレインへの通り道がそこで切れます。

ロームは、ゲートにp-GaNを用いた構造²を一般的なノーマリーオフ型GaN HEMTとしています。0 Vで切れる素子を作る方法はほかにもあり、ルネサスは高耐圧のディプレッション型GaNに低耐圧のSi MOSFETを組み合わせた双方向GaNスイッチを、独自のノーマリーオフ技術と呼んでいます。

しきい値を超えると井戸が戻り、ホール注入が電流を増やす

内蔵電位より高い正の電圧をゲートにかけると、伝導帯の端が下がって井戸がフェルミ準位の下へ戻り、2DEGのチャネルが復活します。Infineonは、このときのしきい値電圧を典型的に約+1.5〜+2.0 Vとしています¹。

オン状態では、p型の層がもう一つの働きをします。パナソニックは、p-AlGaNからAlGaN/GaNヘテロ接合へホールを注入することで、空乏化したチャネルの電子濃度を上げる原理³を報告しています。この伝導度変調によってドレイン電流が劇的に増え、同社の素子ではしきい値電圧1.0 V、最大ドレイン電流200 mA/mmを実測しています。

切るための層が、開けるときにも働きます。オフでは伝導帯を持ち上げて電子を追い出し、オンではホールを注いで電子を呼び込む形です。

ゲートの下だけp-GaNを残す削り方と、オーミック接触が難所になる

素子の断面

p-GaNはゲート金属の下だけに残し、両脇はエッチングで取り除きます。両端のソースとドレインは、オーミック接触で2DEGへ低い抵抗でつながる必要があります。

imecはp-GaNのエッチングとオーミックコンタクト形成を中心に、プロセスモジュールの開発を進めています⁴。

p-GaNはゲートの下だけに残し、他の領域からは取り除きます。削りすぎれば下のAlGaNを傷め、残しすぎれば隣の領域の2DEGまで薄くなります。

オーミックコンタクトは、ソースとドレインの電極が2DEGへ低い抵抗で触れるための構造です。ここの抵抗はオン抵抗へそのまま加わります。

imecは300mm Si(111)で100V以上を、650V以上をQST基板で開発する

電圧帯と基板

imecの計画では、300mm Si(111)上の横型p-GaN HEMTが100 Vから上の低電圧用途を受け持ち、650 Vから上は300mm QST基板で開発します。

imecは300mmのGaNプログラムで、まず300mm Si(111)を基板に、低電圧用途（100V以上）向けの横型p-GaN HEMTの基盤プラットフォームを立ち上げるとしています⁴。650V以上の高電圧用途には、semi-spec準拠かつCMOS互換で、多結晶AlNを芯にした300mmのQST基板を使うとしています。電圧帯によって基板が変わる計画です。

低電圧側の例としてimecが挙げるのは、微細化を進めた低電圧p-GaNゲートHEMTを使い、CPUやGPUへ電力を配るポイントオブロードのコンバータです。用途にはほかに、車載充電器、太陽光インバータ、通信とデータセンターの電源を挙げています。開発中は300mmウェハの反りと機械的な強度の管理を最大の懸案とし、2025年末までに自社の300mmクリーンルームへ一式の設備をそろえる見込みとしています。

0 Vで切れる安全側の余裕を、オン抵抗と工程の余裕で買う

p-GaNをゲート下に残せば0 Vで切れる素子になりますが、その領域は電子が薄いままなので、オン状態でも抵抗として加わります。層を厚くすればしきい値電圧は上がり、誤動作の余裕は広がる代わりにオン抵抗が増えます。削る工程の許容幅も狭く、削りすぎと残しすぎのどちらも特性を崩します。安全側の余裕を、オン抵抗と工程の余裕で買う形です。

よくある質問（FAQ）

p-GaNゲートとは何ですか？

ゲート金属とAlGaNバリア層の間へ、Mgを高濃度に添加したp型GaNの薄い層を挟む構造です。この層の内蔵電位が直下の2DEGを消し、ゲート電圧0 Vで電流を止めます。

なぜ 2DEG が消えますか？

p型の層が作る内蔵電位がAlGaNバリアの電位を持ち上げ、界面の伝導帯の底をフェルミ準位より上へ押し上げるためです。電子のたまる井戸が空になるのはゲートの直下だけです。

ノーマリオフ型の標準ですか？

ロームは、ゲートにp-GaNを用いた構造を一般的なノーマリーオフ型GaN HEMTとしています。

ホール注入とは何ですか？

パナソニックは、p-AlGaNからAlGaN/GaNヘテロ接合へホールを注入して空乏化したチャネルの電子濃度を上げ、伝導度変調でドレイン電流を大きく増やす原理を報告しています。同社の素子ではしきい値電圧1.0 V、最大ドレイン電流200 mA/mmを実測しています。

作るのが難しいのはどこですか？

p-GaNのエッチングとオーミックコンタクトの形成です。imecは300mmのGaNプログラムで、この2つを中心にプロセスモジュールの開発を進めています。

なぜエッチングが難しいのですか？

ゲートの下だけp-GaNを残し、他は取り除く必要があるためです。削りすぎると下のAlGaNを傷め、残しすぎると隣の領域の2DEGまで薄くなります。

どの電圧帯で使われますか？

imecは300mm Si(111)上の横型p-GaN HEMTを100V以上の低電圧用途の基盤プラットフォームとし、650V以上には多結晶AlNを芯にしたQST基板を使うとしています。低電圧側の例には、CPUやGPUへ電力を配るポイントオブロードのコンバータを挙げています。

比較・違いを学ぶ

• ノーマリオフGaNとは── この構造が実現する素子の性格
• 二次元電子ガスとは── 空乏化させる相手の層
• しきい値電圧とは── p-GaN の厚みが動かす量
• AlGaN/GaNヘテロ構造とは── p-GaN を載せる相手の構造

関連用語

• ノーマリオフGaNとは
• GaN HEMTとは
• 二次元電子ガスとは
• AlGaN/GaNヘテロ構造とは
• しきい値電圧とは
• 電流コラプスとは

同じ分類「パワー半導体」の用語（20語のうち8語）

• Cuクリップ接合とは
• GaN（窒化ガリウム）とは
• IGBTとは
• LDMOSとは
• SiC MOSFETとは
• SiCのゲート酸化膜信頼性とは
• アバランシェ耐量とは
• オン抵抗（面積規格）とは

半導体用語集の「パワー半導体」へ戻る

出典

4件を表示

1. 1
   Infineon：GaN HEMTの構造・物理・動作の解説infineon.com ↩abc
2. 2
   ローム：EcoGaN のソフトスイッチング動作に対する寿命の考え方（Rev.001、2024年6月）fscdn.rohm.com ↩
3. 3
   パナソニック：技術論文tech.panasonic.com ↩
4. 4
   Imec launches 300mm GaN program to develop low- and high-voltage power devices and reduce manufacturing costs（2025年10月）imec-int.com ↩ab