HCI（ホットキャリア注入）とは

THEME 07 テスト・信頼性 · テスト・信頼性Hot Carrier Injection

← 06THEME 07 テスト・信頼性08 →

HCI（Hot Carrier Injection、ホットキャリア注入）とは、強い電界で加速されたキャリアがゲート絶縁膜へ飛び込み、トランジスタの特性を劣化させる現象です。加速されて高い運動エネルギーを持った状態を「ホット」と呼びます。

劣化はドレイン端に偏り、最も厳しい電圧条件は注入の機構ごとに別で、温度の向きもほかの劣化と逆です。高温で加速するという信頼性試験の常識が、この現象では条件つきになります。寿命を決めるのは、ドレイン端の電界の強さと、回路がどれだけ切り替わるかです。

微細化しても電圧が下がりきらず、ドレイン端の電界でキャリアが加速される

ドレイン端での注入

ドレインに近づくほど電界が強くなり、そこを通るキャリアが最も加速されます。注入と界面準位の生成はドレイン端に集まります。

MOSFETのチャネルでは、ソースからドレインへ向かってキャリアが流れ、電界はドレインに近いほど強くなります。微細化が進む一方で、システム側の要求から電圧が比例縮小より高いところに留まるため、MOSFETではドレイン近傍の電界強度が上がってホットキャリア現象が起きます¹。

この高電界領域へ流れ込んだキャリアは電界に加速されて高いエネルギーを得て、その一部が、基板とゲート酸化膜の間にある電位障壁を越えられるだけのエネルギーを持つに至ります。これがホットキャリアです。ホットキャリアは本来入れないはずのゲート絶縁膜へ注入され、膜中に捕まるか、界面準位を生みます²。膜を通り抜けたぶんはゲート電流になり、基板へ流れる電流としても測れます。

キャリアはチャネルのドレイン端で最も高いエネルギーを得て、界面準位の生成もそこで最も多くなります³。ゲート全体が一様に劣化するBTIに対し、HCIはチャネルの一端に偏った劣化になります。

壊れるのは界面のSi-H結合で、Vthが動き、移動度が落ちる

Si-H結合が切れる2つの道

Si-H結合は、高いエネルギーのキャリアが当たっても、低いエネルギーのキャリアが何度も当たっても切れます。どちらでも水素が抜け、シリコン側に結合の切れた手が残ります。

界面にぶつかったキャリアはSi-H結合を切り、水素が抜けて、水素で終端されていた結合の手がむき出しになります³。こうしてできた界面準位はキャリアを捕まえて界面電荷になり、デバイスの静電状態を変えてしきい値電圧（Vth）を動かします。同じ電荷は散乱の中心にもなり、キャリア移動度、相互コンダクタンス（gm）、ドレイン電流を下げます。酸化膜の中に捕獲された電荷も空間電荷を作り、時間とともにVthとgmを劣化させます。

結合が切れる道は2つあります。1つは高いエネルギーのキャリアが当たる場合、もう1つは低いエネルギーの粒子が何度も当たり、振動の励起が重なって結合が切れる場合です³。形状と動作条件でどちらかが支配的になりますが、実際のストレス条件では両方が同時に働くのが普通です。初期のモデルとしては、1980年代にHuらが提案したラッキーエレクトロンモデルが知られています。

HCIによる劣化は、ほぼそのまま積み上がります。BTIにはストレスを外すと一部戻る成分がありますが、HCIで戻る成分はごくわずかで、動作のたびに進んだ分がそのまま蓄積されていきます。

最悪の電圧条件は、DAHCとCHEで別になる

バイアス条件と劣化の種類

ゲートだけに電圧がかかればBTI、ドレインだけならオフ状態の劣化、両方にかかればHCIが進みます。HCIの中でも、最も劣化する電圧の組み合わせはCHEとDAHCで違う直線に乗ります。

加速試験では「いちばん劣化する条件」をかけますが、HCIではその条件が機構によって違います。主要な注入機構はドレインアバランシェホットキャリア（DAHC）注入とチャネルホットエレクトロン（CHE）注入で、DAHCの最大劣化条件は $V_\mathrm{g} = 1/2 V_\mathrm{d}$ ¹、つまり基板電流が最大になる点です。CHEはゲート電圧がドレイン電圧とほぼ等しいところで最大になり²、ルネサスは最大劣化条件を $V_\mathrm{g} = V_\mathrm{d}$ としています。ドレイン電圧をさらに上げると、ドレイン端の電界が衝突電離による雪崩増倍を起こし、ホットエレクトロンとホットホールの両方が注入されて、測れるゲート電流はかえって減ります。

同じ素子に同じ電圧を印加しても、どちらの機構が支配的かによって最も厳しい条件が変わります。最悪条件でストレスをかけたと言うためには、どの機構を想定したのかまで示す必要があります。

寿命の式も2つあります。基板電流を使う式は寿命が基板電流の $m$ 乗に反比例する形、ドレイン電圧を使う式は寿命がドレイン電圧の逆数の指数関数になる形で、報告されている値は $m$ が3程度、指数の係数 $B$ が100〜200です。ドレイン電圧が高いほど劣化が大きいことも実測で示されています。

温度の向きがTDDBやBTIと逆で、低温ほど強く出る

TDDBもBTIも、温度を上げれば加速するので、加速試験は高温でかけるのが基本です。HCIは低温のほうが強く出るという性質が古くから知られてきました。格子振動が減り、キャリアが長い距離を加速されやすくなるためです。

0.18µmバルクCMOSを室温・77 K・4.2 Kで比べた極低温での実測では⁴、温度を下げるほどホットキャリア劣化が強くなりました。この研究は、極低温のNMOSは標準の電源電圧では商用の標準寿命である10年に届かないと結論し、電源電圧を77 Kで1.768 V未満、4.2 Kで1.734 V未満にすれば要求を満たすと予測しています。PMOSの寿命は低温でも十分に長いとしています。

ただしこの経験則は、そのままで通用する範囲が狭まりました。先端デバイスでは電源電圧の低下によってインパクトイオン化のモードが変わったため、低温で劣化が加速するかは条件によります¹。HCIの加速試験では、温度をどちらへ振るかから考え直す必要があります。

同じ回路でも、バイアス条件でBTIとHCIのどちらが進むかが決まる

HCIとBTIは別の現象ですが、同じトランジスタに同時に関わり、分けているのはバイアス条件です。インバータの動作はバイアス条件ごとに3通りに分かれます⁵。ゲートに電圧がかかりドレイン電圧がゼロならBTI、ゲートにもドレインにも電圧がかかっていればHCI、ゲートがゼロでドレインだけに電圧がかかっていればオフ状態の劣化です。

そのため、待機している時間が長い回路ではBTIが、切り替えを繰り返す回路ではHCIが寿命を縮めます。同じチップでも、どのブロックがどう動くかで、寿命を決めている機構が変わります。

電界の集中はLDD構造で、発生数は回路の動かし方で減らす

対策として、先端LSIではLDD（Lightly Doped Drain）構造が使われます。ドレイン端の不純物濃度を下げて、電界の集中を緩和する構造です¹。原因が電界の集中である以上、集中そのものを減らすのが素直な手当てになります。ホットキャリア劣化を避ける方法として、LDD構造を中心に電界の形を慎重に設計する手法がとられてきました³。構造の側では、ほかにもチャネル長を長くする、ソースとドレインを二重拡散にする、ドレインの接合をなだらかにする²といった手があります。

設計段階の対策もあります。電界の強い回路ではMOSFETのチャネル長を伸ばし、ICの内部タイミングを最適化してホットキャリアの発生数そのものを減らします。材料でも構造でもなく、回路の動かし方で劣化の量が変わるので、HCIはプロセスと設計の両側から寿命が決まる現象です。

よくある質問（FAQ）

HCIとは何ですか？

強い電界で加速されたキャリアがゲート絶縁膜へ飛び込み、トランジスタの特性を劣化させる現象です。加速されて高い運動エネルギーを持った状態を「ホット」と呼びます。

どこで起きるのですか？

ドレインの近くです。キャリアはチャネルのドレイン端で最も高いエネルギーを得て、界面準位もそこで最も多く生まれます。

何が劣化するのですか？

しきい値電圧と相互コンダクタンスです。界面のSi-H結合が切れてできた界面準位がキャリアを捕まえてVthを動かし、散乱の中心になって移動度とドレイン電流を下げます。

最も劣化する条件はありますか？

機構によって違います。ドレインアバランシェホットキャリア注入の最大劣化条件はVg = 1/2 Vd、チャネルホットエレクトロン注入の最大劣化条件はVg = Vdで、どちらの機構が支配的かで最悪の電圧が変わります。

BTIとの違いは何ですか？

進む条件が違います。BTIはゲートに電圧をかけてドレイン電圧がゼロの状態で進み、HCIはゲートとドレインの両方に電圧がかかって電流が流れる状態で進みます。待機が長い使い方ではBTIが、切り替えが多い使い方ではHCIが寿命を縮めます。

温度を上げれば劣化は加速しますか？

TDDBやBTIとは温度の向きが逆で、HCIは低温ほど強く出るとされてきました。0.18µmバルクCMOSでは4.2 Kまで下げると劣化が強まりましたが、先端デバイスでは電源電圧の低下でインパクトイオン化のモードが変わり、低温で加速するかは条件によります。

対策はありますか？

構造と設計の両方にあります。ドレイン端の電界集中を緩和するLDD構造に加え、設計段階で電界の強い回路のチャネル長を伸ばし、内部タイミングの最適化でホットキャリアの発生数を減らします。

比較・違いを学ぶ

BTI（バイアス温度不安定性）とは── 電流を流さなくても進む側の劣化

出典

6件を表示

1
ルネサスエレクトロニクス：Semiconductor Reliability Handbookrenesas.com a b c d
2
ウィーン工科大学 Institute for Microelectronics：Hot Carrier Effectsiue.tuwien.ac.at a b c
3
ウィーン工科大学 Institute for Microelectronics：Hot Carrier Degradationiue.tuwien.ac.at a b c d
4
arXiv：Hot-carrier degradation at cryogenic temperaturesarxiv.org ↩
5
PMC：Bias temperature instability and hot carrier degradationpmc.ncbi.nlm.nih.gov ↩
6
arXiv：Reliability of MOSFETsarxiv.org