コンテンツにスキップ
SemiMapサイト内検索

BISTとは

THEME 07 テスト・信頼性 · テスト・信頼性Built In Self Test
← 06THEME 07 テスト・信頼性08 →

BISTとは、テストパターンを作る回路と答え合わせをする回路をチップの内部に持たせ、チップ自身にテストさせる手法です。 同時測定の数を増やすほどテスタのチャンネル数が膨らみ、テスタ側での実現が難しくなります。BISTはテストの道具をチップ側へ移してこの壁を押し返し、その代金としてテスト用の回路を製品の一部として毎個量産します。

テスタとの往復が、起動と合否の2つだけになる

Section titled “テスタとの往復が、起動と合否の2つだけになる”
テスタとの往復
外部テストBISTテスタチップテスト対象回路パターン出力テスタチップ生成器対象回路圧縮器比較器起動合否
BISTではパターンの生成から期待値との比較までをチップの中で済ませるので、テスタとの間に残るのは起動の合図と合否の結果だけです。

BISTは、デバイスの内部に3つの回路を組み込みます。テスト対象回路へ与えるテストパターンを発生するテストパターン生成器1、出力パターンを圧縮するテストパターン圧縮器、圧縮されたパターンを期待出力パターンと比べる比較器です。

生成器があるので、外からパターンを送り込む必要がなくなります。圧縮器があるので、外へ返すデータ量が小さく済みます。比較器が期待値との突き合わせまで済ませるため、テスタが受け取るのは合否の結果だけです。

チャンネル数が減るぶん、同じテスタで多くを同時に測れる

Section titled “チャンネル数が減るぶん、同じテスタで多くを同時に測れる”

同時測定数が増えるほどテスタのチャンネル数も増え、テスタの実現が難しくなります。そのためBISTやScan回路などのDFTをLSIチップに内蔵して、テスタへの負担を減らす工夫が広く行われています1。BISTはDFT（テスト容易化設計）の一種で、スキャンテストと並ぶ手段です。

1個あたりのチャンネル数が減れば、同じテスタでより多くのLSIを同時に回せます。BISTは同時測定の上限を、テスタではなくチップの側から押し上げます。チップ内へ持てば、どの工程でも同じテストを回せる点も利点です。

メモリBISTには、固定機能の回路とソフトウェアで流す方式がある

Section titled “メモリBISTには、固定機能の回路とソフトウェアで流す方式がある”

TIは、最もよく使われるメモリBISTの方式としてPBISTとMBISTの2つを挙げています2。TIのMBISTは固定機能の試験回路で、試験のアルゴリズムを変えるにはMBISTの論理を丸ごと合成し直す必要があります。TIは、MBISTを1つの試験コントローラにも、分散した複数のコントローラにも組めるとしています。さらにソフトウェアでCPUから試験パターンを流し、メモリの試験範囲を広げる方法もあり、CPUメモリBISTと呼ばれます。

どの構成が最適かは、デバイスのメモリ構成と用途で変わります。TIはメモリへ流すアルゴリズムを、March 13Nのような業界標準の試験と同社独自のアルゴリズムの組み合わせとし、SRAM試験の基本アルゴリズムをMarch13Nとしています。固定機能のMBISTは、手順を変えるたびに論理の合成し直しを求めます。

合否の結果だけでは、どこが壊れたかまではわからない

Section titled “合否の結果だけでは、どこが壊れたかまではわからない”
メモリBISTの読み出し
リセット起動時／実行中200 MHzで実行ソフトが判断MBISTCON7DONE654STAT3210実行済みか合否
PIC32AのメモリBISTは200 MHzで走り、結果はMBISTCONの2ビットに残ります。ビット7が実行済みかどうか、ビット4が合否で、壊れた番地は残りません。

マイクロチップのPIC32Aファミリーは、データメモリのMBISTを起動時と実行中のどちらでも走らせられます3。BISTは常にFRCとPLLによる200 MHzのクロックで動きます。試験はすべてのメモリ番地が機能するかを確かめ、RAMの合否を返し、ソフトウェアはその結果を見て必要な対応を取れます。MBISTCONレジスタのMBISTDONEビット（MBISTCON[7]）は前回のリセット以降にBISTが走ったかを、MBISTSTATビット（MBISTCON[4]）は合否を示します。

ただし不良が報告されても、どの番地が壊れたかは特定されません。圧縮器も同じで、圧縮して返せば転送量は減りますが、失敗したときの元の波形は手元から消えます。

同じ回路をDUTボードに置くとBOSTになる

Section titled “同じ回路をDUTボードに置くとBOSTになる”
回路の置き場所
BISTテスタDUTボードBuild off Self TestテスタDUTボードBuild Out Self TestテスタDUTボードチップDFT回路チップDFT回路チップ高度なDFT回路
自己テストの回路をチップの中に持つのがBIST、同じ回路をDUTボードに置くのがBuild off Self Test、より高度な回路をDUTボードに置いてテスト品質を上げるのがBuild Out Self Testです。

BISTがデバイス内に自己診断試験のためのDFT回路を持つのに対し、同じ回路をデバイス外のDUTボードなどに設置してテストする手法がBuild off Self Test（BOST）です1。さらに高度なDFT回路をDUTボードに置いてテスト品質を上げる手法を、Build Out Self Testと呼びます。

チップ内へ持てばテスタは軽くなりますが、面積を毎個払い続けます。ボード側へ持てばチップ面積は守れますが、品種ごとに治具が要ります。量産する数と品種の多さで、置き場所が移ります。

積む前に自分でテストできるほど、積層の損失は小さくなる

Section titled “積む前に自分でテストできるほど、積層の損失は小さくなる”

チップが積層される前の状態がプリ・ボンドで、その状態でのテストをPre-Bond TEST4と呼びます。積層された後の状態はポスト・ボンドで、その状態でのテストはPost-Bond TESTです。3次元実装などの多段積層工程の途中段階は、ミッド・ボンドと呼びます。

既知良品ダイは、信頼性も含めて品質保証されている半導体チップです。積んでから1個の不良で全部を失う構造ほど、積む前にチップが自分でテストできる価値が上がります。テストの道具をチップへ持たせる代金は、面積と設計の手間です。

関連するデータ・ツール

Section titled “関連するデータ・ツール”

よくある質問（FAQ）

Section titled “よくある質問（FAQ）”
BIST とは何ですか？

テストパターン生成器・テストパターン圧縮器・比較器をデバイス内部に組み込んで、チップ自身に自己テストをさせる手法です。

何が内部に入るのですか？

テスト対象回路に与えるパターンを発生する生成器、出力パターンを圧縮する圧縮器、圧縮結果を期待出力と比べる比較器の三つです。

テスタは何をするのですか？

起動の合図を送り、合否を受け取ります。パターンの往復がなくなるぶん、テスタの負担が軽くなります。

なぜ必要になったのですか？

同時測定数が増えるほどテスタのチャンネル数も増え、テスタの実現が難しくなるためです。そこでBISTやScan回路などのDFTをLSIチップに内蔵して、テスタの負担を減らす工夫が広く行われています。

BOST とは何ですか？

BISTと同じ回路をデバイス外のDUTボードなどに置いてテストする手法で、Build off Self Testと呼びます。より高度なDFT回路をDUTボードに置いてテスト品質を上げる手法は、Build Out Self Testです。

積層前のテストにも使えますか？

使えます。チップが積層される前の状態でのテストを、Pre-Bond TESTと呼びます。

何を払いますか？

チップ面積と設計の手間です。テストのための回路が、製品の一部として量産されます。固定機能のメモリBISTでは、試験の手順を変えるたびに回路を合成し直す必要もあります。

比較・違いを学ぶ

Section titled “比較・違いを学ぶ”

関連用語

Section titled “関連用語”

この用語を関連用語に挙げているページ

同じ分類「テスト・信頼性」の用語（29語のうち8語）

半導体用語集の「テスト・信頼性」へ戻る

出典

Section titled “出典”
4件を表示
  1. 1
  2. 2
  3. 3
  4. 4