コンカレントテストとは

THEME 07 テスト・信頼性 · テスト・信頼性Concurrent Test

← 06THEME 07 テスト・信頼性08 →

コンカレントテストとは、1つのデバイスの中にある複数の回路ブロックを、同時並列にテストする手法です。 順に回していた時間を重ね合わせて、スループットを上げます。CPU・メモリ・アナログ・I/Oのように性格の異なるブロックを多く持つSoCほど、順に回した時間の足し算がテスト時間の大半を占めるので、重ねたときの差が大きくなります。どこまで重ねられるかは、チップの設計の段階でほぼ決まります。

同時に回せば、合計は最長ブロックの時間まで縮む

時間の畳み方

順に回すと合計は4ブロックの足し算になり、同時に回すと全体は最長ブロックが終わった時点で終わります。同時に回した時間を最長ブロックの時間と比べた値が、コンカレントテストの効率です。

順に回すと、合計時間はブロックごとの時間の足し算になります。同時に回せば、合計はいちばん長いブロックの時間に近づきます。コンカレントテストはテストコスト削減策の一つで¹、削っているのはテスタが1個に張り付いている時間です。

どこまで近づけたかは数字で測れます。Verigyは、すべてのコアを同時に回したテスト時間を、最も長い単一コアのテスト時間と比べて効率を計算しています²。最長ブロックの時間が、コンカレントテストで届く下限です。

並べる単位は、ダイの中のコアと、パッケージの中のダイ

2段の並列

同時測定はチップを並べ、コンカレントテストは1チップ内のブロックを並べます。チップ4個のそれぞれで3ブロックを同時に回せば、2段の並列が重なります。

Verigyは、コンカレントテストを、ダイレベルでの複数コアと、パッケージレベルでの複数ダイの、どちらかまたは両方を並列に実行する手法と定義しています。ねらいは、ATEシステムが持つ並列の資源を最大限に使い切ることです²。

同時測定は、テストのスループット向上を目的として複数のLSIチップを同時にテストすることです。並ぶのはチップです。コンカレントテストで並ぶのは、1つのチップの中にある回路ブロックです。外から数えるか、中を数えるかという差になります。二つは両立し、チップを4個、それぞれの中で3ブロックを同時に回す、という重ね方が成り立ちます。

コアが独立して外から操れるほど、効率の上限が上がる

資源の割り当て

ATEの資源をコアごとのI/Oに割り当てられれば、コアは独立に同時に回ります。端子を共有するコアどうしは、順に回すしかありません。

コンカレントテストの理論上の効率は、デバイスのコアがIACO（Independent、Accessible、Controllable、Observable）の指針にどこまで沿っているかで決まる²とVerigyは説明しています。コアが互いに独立し、外からアクセスでき、制御でき、観測できるほど、同時に回せる組み合わせが増えます。ATEの資源を被測定デバイスの個々のI/O要求へどう割り当てるかも、効率を左右します。

ブロックどうしが同じ端子や同じ内部バスを共有していると、その組み合わせは順番に回すことになります。複数のブロックが同時に動けば、消費電流も同時に立ち上がり、電源の供給能力とチップ内の電圧降下が上限になります。BISTは、デバイス内部に自己テストの回路を組み込む手法で、ブロックごとに自前のテスト回路を持てば、並列に回す下地が整います。

設計の段階から計画すると、テスタの資源を使い切れる

Verigyは、デバイスの設計段階から計画を始めれば、テスタ資源を最適に使えるとしています²。RFコアを含むデバイスでは、コンカレントテストで大きなスループットの向上が得られる例を示し、デバイスのシステム動作モードを模して回すことで、テストの網羅範囲も広がるとしています。

計画を助ける道具もあります。テラダインは、デバイスのテストプログラムの初期段階でコンカレントテストの計画づくりを助けるツールとしてCTExpertを提供しています³。同社は、最高のスループットを得るための最適なテストの流れを決めるのに役立つとしています。

削ったテスト時間は、工場のX-FactorとOEEへ返る

TATは、工程の一部または全部を流しきるのに要する時間で⁴、入れてから出るまでの総時間です。X-Factorは、TATまたはサイクルタイムをRPTで割った指数です。テストの正味時間が縮めば、分母が小さくなって指数は上がりやすくなります。

OEEは設備の総合効率で、稼動時間の中で設備が製品の生産に利用される時間の比率を高めることを指します。テスタが1個に張り付く時間を削ると、この比率が動きます。

時間を縮めるかわりに、電流と面積と切り分けを払う

ブロックを同時に回せば、テスト時間は最長ブロックの時間へ縮みます。その代わり消費電流が同時に立ち、電源が新しい上限になります。ブロックごとに自前のテスト回路を持たせれば並列の下地ができるものの、面積と設計の手間を払います。並列度を上げるほど、どのブロックで落ちたかの切り分けが難しくなります。

よくある質問（FAQ）

コンカレントテストとは何ですか？

デバイス内の複数回路ブロックを同時並列にテストし、スループットを向上させる手法です。ダイの中の複数コアだけでなく、パッケージの中の複数ダイを並列に回す場合も含みます。

何のために使うのですか？

テストコストを削減するためです。テスタが持つ並列の資源を最大限に使い切ることをねらいます。

同時測定とは何が異なりますか？

並ぶ相手です。同時測定では複数のチップが、コンカレントテストでは1チップ内のブロックが並びます。

両方を重ねられますか？

重ねられます。チップを並べたうえで、各チップの中でもブロックを並列に回せます。

どのくらい速くなりますか？

理屈のうえでは、合計時間が足し算からいちばん長いブロックの時間まで縮みます。効率は、同時に回した時間を最長ブロック単独の時間と比べて求めます。

何が上限になりますか？

テスタの資源と、チップ側の電源や端子です。同時に回すほど電流も端子も要り、コアが独立して外から操作・観測できる度合いが効率の理論値を決めます。

どんなチップで差が大きいですか？

性格の異なるブロックを多く持つSoCです。CPU・メモリ・アナログ・I/Oが同居するほど、順に回した時間が長く積み上がります。

比較・違いを学ぶ

同時測定とは── チップを並列にする手
BISTとは── 並列の下地になる回路
X-Factorとは── 削った時間の行き先
ウェーハ1枚あたりコストとは── 削りにいく相手

出典

4件を表示

1
SEAJ：半導体製造装置用語集（検査：Test）seaj.or.jp ↩
2
アドバンテスト：Concurrent Testing with RF（Verigy、2010年3月）www3.advantest.com a b c d
3
テラダイン：Test Program Development and Debug Solutionsteradyne.com ↩
4
SEAJ：半導体製造装置用語集（工場：Factory）seaj.or.jp ↩