スキャンテストとは

スキャンテスト（Scan Test）とは、内部のフリップフロップをつないだスキャン経路へデータを入れ、回路の故障を調べる試験です。内部状態を外から設定・観測できる構成を使います。 内部の論理故障を検出しやすくなる代わりに、回路の追加とテスト時間が必要です。チェーンが長いほどテスト時間が延びるので、圧縮と並列化で時間を減らしつつ、観測できる故障を保つことが設計の焦点です。

フリップフロップを1本の経路につなぎ、内部状態を外から書いて読む

テスト容易化設計（DFT）のスキャン設計では、フリップフロップの前にマルチプレクサを置き、試験時はフリップフロップどうしをつないだスキャン経路でデータをシフトします。試験は3段階で進みます。データをシフトして内部状態を設定し、動作クロックで組み合わせ回路の応答を取り込み、応答をシフトして読み出して期待値と比較します。

スキャン経路

試験時はマルチプレクサがスキャン経路を選び、フリップフロップが1本の経路でつながります。値を流し込んで設定し、動作クロックで通常の経路の応答を取り込み、流し出して期待値と比べます。故障があれば、取り込んだ値が期待値と食い違います。

この回路は設計ツールで自動挿入できます。Synopsys Test Compilerはスキャンチェーンを自動で作れ¹、チェーンの本数や、チェーン内の順序回路の並び順も指定できます。ライブラリにスキャン対応の標準セルがあればそれを使い、なければマルチプレクサを挿入します。insert_scanは順序回路のセルをスキャン対応のセルに置き換え、タイミング制約を守るための最適化も行います。最初の合成からスキャン対応のセルを使えば、そのセルを含めてタイミングを見積もれます。

検出する故障は、縮退故障などのモデルで決まる

スキャンテストは、ストラクチャル・テストとも呼ばれます。SEAJの用語集では²、縮退故障（信号線の論理値が常に同じになる故障）などの故障モデルを想定して不良を検出するパターンと、その試験手法と定義しています。縮退故障は、論理値が1（電源とのショート）または0（接地とのショート）に固定される故障で、その故障を仮定してテストパターンを生成する手法があります。チェーンを作り、check_testで問題が出なくなったら、故障検出のためのテストベクトルを生成します。機能・構造・システムの試験では、与える入力と観測する範囲が異なります。故障モデルにない不良は、スキャンテストを通ってもシステムレベルテストで初めて落ちることがあります。

チェーンが長いほどテスト時間が延び、圧縮で縮める

Cadence Design Systemsは、スキャンテストの圧縮を、ATPGパターンのテスト時間とテストデータ量を減らす最も一般的なDFTアーキテクチャとしています³。従来の圧縮構造は、スキャン入力ピンの側にブロードキャストとXORの回路網を、スキャン出力ピンの側にXORと多入力シフトレジスタ（MISR）の論理を置きます。同社の白書が取り上げる設計は、スキャンに使える入出力ピンが1組しかありません。フルスキャンのモードでは、チェーンがはるかに長くなるためテスト時間への影響が非常に大きいと同社はしています。

フルスキャンと圧縮

同じ数のフリップフロップでも、1本につなげばシフトは全段分かかります。短いチェーンに分け、入出力を圧縮回路で束ねると、シフトの段数が減ります。

試験中の同時切替で電力が増え、動作条件を外れることがある

管理するのは、パターンの故障検出範囲、クロック、電源変動とシフト時間です。試験時の同時切替で電力が増え、正常な回路でも動作条件を外れる場合があります。insert_scanはトライステートドライバを無効にする論理¹を加えるものとされ、その論理が試験中のバスの衝突を防ぎます。

測定結果は、試験条件と一緒に残す

測定後は、刺激条件、接触・治具・校正状態、観測値、判定限界、binを一緒に記録します。不合格がDUT固有か、接触や外部経路によるものかは、再測定や既知良品で切り分けます。平均値だけでなく分布、位置、温度、時間依存を残しておけば、製造工程へ原因を戻せます。

よくある質問（FAQ）

スキャンテストは何をする工程ですか？

内部のフリップフロップをつないだスキャン経路へデータを入れ、回路の故障を調べる試験です。内部状態を外から設定・観測できる構成を使い、縮退故障などの故障モデルを想定して不良を検出します。

どの段階で行いますか？

データをシフトして内部状態を設定し、動作クロックで応答を取り込みます。応答をシフトして読み出し、期待値と比較します。想定した故障を検出するパターンを生成します。

どこを管理しますか？

パターンの故障検出範囲、クロック、電源変動とシフト時間を管理します。試験時の同時切替で電力が増え、正常な回路でも動作条件を外れる場合があります。

比較・違いを学ぶ

• ATE ── 関連する工程・材料の説明
• ウェハプローバー── 関連する工程・材料の説明

関連用語

• ATE（自動テスト装置）とは
• ウェハプローバーとは
• 良品ダイ（Known Good Die）とは

この用語を関連用語に挙げているページ

• ATPG（自動テストパターン生成）とは
• DFT（テスト容易化設計）とは
• LBIST（ロジック組込み自己テスト）とは

同じ分類「テスト装置」の用語（14語のうち8語）

• OTAテストとは
• PAT・DPAT（分布による選別）とは
• SLT（システムレベルテスト）とは
• ウェーハプローブテストとは
• テストハンドリングとは
• パラメトリックテストとは
• ファイナルテストとは
• ファンクションテストとは

半導体用語集の「テスト装置」へ戻る

出典

3件を表示

1. 1
   ミシガン大学：EECS 627 テスト容易化設計の講義ページeecs.umich.edu ↩ab
2. 2
   SEAJ 半導体製造装置用語集seaj.or.jp ・ 2026年10月12日閲覧 ↩
3. 3
   Cadence Design Systems（Pradeep Nagaraj）：Addressing Test Cost Challenges in LPCT Designs（ホワイトペーパー）cadence.com ↩