パラメトリックテストとは

← 06THEME 07 テスト・信頼性08 →

パラメトリックテスト（Parametric Test）とは、電圧・電流・抵抗・しきい値などの数値を測り、デバイスや工程の状態を判定する試験です。 定義では被測定デバイスの電圧、電流や時間など、具体的な値を測定するテストで¹、正しく計算できるかを見るファンクションテストとは評価する対象が異なります。機能・構造・システムの試験とは、与える入力と観測する範囲が異なります。数値から変動を細かく追える一方で、安定化と測定に時間がかかります。機能試験と組み合わせ、測る物理量が検出したい不良へつながるかを確かめて使います。

電流を流す線と電圧を測る線を分け、接続系の誤差を測定から外す

ForceとSenseの4端子接続

トランジスタの4端子に1台ずつSMUをつなぎ、Forceの線とSenseの線をスイッチマトリクスの中も別々に通します。個別に通すことで、経路の寄生成分を測定から除きます。

測り方は、所定の電圧や電流を与えて応答を測り、数値を規格や工程基準と比べることです。管理するのは、電源の精度、漏れ電流、接触抵抗、温度、安定化時間です。小さな電流や抵抗を測るときは、測定器と接続系の誤差が無視できなくなります。

トランジスタの典型的なつなぎ方は、4台のSMUをゲート、ドレイン、バルク、ソースの各端子に当て、ForceとSenseの接続をスイッチマトリクスの中でも個別に通して寄生成分を除く²構成です。NIが事例でウェーハ上に組んだトランジスタの試験一式には、オン電流とオフ電流の測定、掃引測定、しきい値電圧の抽出が含まれます。時間も測る値の一つで、ドライバの波形では信号レベルが20%から80%に遷移するまでの時間¹をnsやpsの単位で記すことが多くあります。

スイッチマトリクスには代償もあります。NIは、従来のパラメトリックテスタがスイッチマトリクスでSMU、デジタルマルチメータ、LCRメータを共有するため、信号の品質を落とし得るうえ、測定が本質的に順番待ちになる²と指摘しています。

工程の早い段階でウェーハを測るほど、工程の学習が速く回る

ファブの中と外での電気試験

ファブの中で早い段階に電気試験をすれば、結果をすぐ工程へ戻せます。NIの事例では、ファブの外へ出したウェーハは汚染の問題で戻せず、そのぶんウェーハを失い、学習の周期が遅れました。

測る対象は、ウェーハ上の試験構造、ダイ、組立後の製品と、段階に合わせて変わります。ウェーハ段ではウェーハプローブテストとして、プローバが針を当てて測ります。NIは、工程の早い段階でウェーハ上の個々のチップや素子を電気的に試験すると、チップ上の素子性能のフィードバックと早期の工程監視が得られるとしています²。同社の事例で研究開発に使うテストチップは、寸法と構造の異なる数千個のトランジスタ、抵抗、キャパシタからなります。

同じ事例で、ファブの外へ出したウェーハは汚染の問題でさらなる処理に戻せず、大きなウェーハの損失と、学習の周期の大幅な遅れにつながったと報告されています。数値を早く工程へ返せることが、ウェーハ段で測る理由です。

CMOSの静止電流を測れば、物理欠陥の異常電流が見える

静止電流による選別

静止状態のCMOS回路には微少なリーク電流しか流れないので、物理欠陥による異常電流を検出して選別できます。回路規模が大きくなると総合リーク電流が大きくなるため、IDDQ-Ratio方式やΔIDDQ方式も使われます。

電流を数値で測ることは、それ自体が不良の選別にもなります。IDDQテストは、物理欠陥によって引き起こされる異常電流を検出して不良選別する手法で¹、CMOS回路が静止状態では微少なリーク電流しか流れないことを利用しています。ただし、回路規模が大きくなるに従って総合リーク電流が大きくなるため、IDDQ-Ratio方式やΔIDDQ方式も採用されています。

パワー半導体では、数kVまでの測定を1回の接触で済ませる

パワー半導体の測定は数kVに及びます。Tektronixは、540 Parametric Test Systemを3 kVまでのパワー半導体の素子と構造をウェーハレベルで試験する、全自動の48ピンのパラメトリックテストシステムとしています³。対象にはSiCやGaNなどの化合物パワー半導体材料を挙げ、高電圧、低電圧、容量の試験をすべて1回のプローブの接触で済ませるとしています。Ciss、Coss、Crssといったトランジスタの容量測定も、試験ピンを手で付け替えずに3 kVまで行えるとしています。

高電圧では、安定化時間が結果を変えます。同社の耐圧試験の例では、ステップあたり20 msと100 msの2つの速さで電圧を1800 Vまで上げています。速く上げた側では測定電流が100 pAから1 nAに増え、その大半は約1 nAの変位電流でした³。この例では、速く上げると測った電流の大半を変位電流が占めました。安定化時間を管理項目に入れるのはこのためです。

不合格は、接触や経路の誤差とデバイス固有の値を切り分けて残す

測定後は、刺激条件、接触・治具・校正の状態、観測値、判定限界、ビンを一緒に記録します。不合格がDUT固有なのか、接触や外部経路によるものなのかは、再測定や既知良品で切り分けます。平均値だけでなく分布、位置、温度、時間への依存も残し、製造工程へ原因を戻せる状態にします。

よくある質問（FAQ）

パラメトリックテストは何をする工程ですか？

電圧・電流・抵抗・しきい値・時間などの具体的な値を測り、デバイスや工程の状態を判定する試験です。正しく計算できるかを見る機能試験とは、評価する対象が異なります。

どの段階で行いますか？

所定の電圧や電流を与えて応答を測り、数値を規格や工程基準と比べます。ウェーハ上の試験構造、ダイ、組立後の製品など段階に合わせて行い、工程の早い段階でウェーハを測れば工程へのフィードバックが早く返ります。

どこを管理しますか？

電源精度、漏れ電流、接触抵抗、温度と安定化時間を管理します。小さな電流や抵抗では測定器と接続系の誤差が無視できなくなります。典型的なつなぎ方では、電流を流す線と電圧を測る線を分けます。

比較・違いを学ぶ

ATE ── 関連する工程・材料の説明
ウェハプローバー── 関連する工程・材料の説明

出典

3件を表示

1
SEAJ 半導体製造装置用語集seaj.or.jp ・ 2026年10月12日閲覧 a b c
2
NI：Parametric Test for Next-Generation Semiconductor Technologiesni.com a b c
3
Tektronix：Automated Parametric Testtek.com a b