MOSFETとは

THEME 09 工場と産業 · 基礎概念Metal-Oxide-Semiconductor Field-Effect Transistor

← 08THEME 09 工場と産業

MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）とは、今日のLSIで最も一般的なトランジスタの型です。 シリコン基板に誘電性の酸化膜と金属層を重ねた構造で、ゲートへかけた電圧が電流を流します¹。

酸化膜がゲートを絶縁しているので、状態を保っている間にゲートが使う電力はごくわずかです。この保持の安さが、数十億個を1チップに載せる集積を成り立たせています。

酸化膜が電流を遮り、電界だけが通り道を開く

名前の3語は、そのまま積み重ねた層を指します。Metalがゲートの電極、Oxideがその下の酸化膜、Semiconductorが土台のシリコンです。

動作の要は、真ん中の酸化膜が電流を遮る点にあります。ゲートに電圧をかけると、酸化膜が電流をせき止め、電界だけが下の半導体へ届きます。届いた電界はその領域にいるキャリアの分布を変え、キャリアが集まるとソースとドレインの間に電流の通り道が開きます。電圧を戻せば通り道は消え、電流は止まります。電界で制御するから、電界効果トランジスタです。

酸化膜が電流を遮ることが、動作の条件になる

金属ゲート・酸化膜・シリコン基板の3層です。酸化膜が電流を遮るため、ゲートから下へ届くのは電界だけになります。その電界がソースとドレインの間に通り道を作ります。

端子は4つで、ボディはソースにそろえて使う

回路図のMOSFETには、ゲート・ドレイン・ソースの3本の端子が描かれています。素子そのものは、ゲートG、ドレインD、ソースS、ボディBの4端子で構成され、通常はボディをソース側へまとめて使います²。回路図に3本だけが描かれるのは、4つ目が内部でソース側へまとめてあるためです。

ボディは、通り道が開く土台そのもの、つまりシリコン基板の側です。土台の電位が動けばゲート電圧との差も動きます。ここをソースと同じ電位にそろえておくと、ゲートへ何Vかけたかが、そのまま素子の状態を左右します。

ゲート電圧が0Vのときの振る舞いでも、2つに分かれます。エンハンスメント型はゲート・ソース間電圧VGSが0Vのときオフ状態、デプレッション型はオン状態です。0Vのまま待つ間はオフのまま、という前提で回路を組めるのはエンハンスメント型で、次の節の「待っている間の電力はごくわずか」という話もこちらを指しています。

絶縁されたゲートは、保持にほとんど電力を使わない

ゲートが絶縁されている構造は、一見すると不便に思えます。電極が電流の通り道から切り離されているのに、どうやって制御するのかという話だからです。

ところが制御に要るのは電圧です。電圧をかけて保っている間、ゲートへ流れ込む電流はごくわずかにとどまり、状態の維持に使う電力もごくわずかです。

この性質が、集積の前提になります。1つのチップに数十億個のトランジスタを載せるとき、それぞれが保持のために電流を要求すれば、合計はチップが逃がせる熱の量を超えます。保持に要る電力がごくわずかだからこそ、この規模まで並べられます。

1個あたりの小ささが、数十億倍される

ゲートが絶縁されているため、電圧をかけて保っている間にゲートへ流れる電流はごくわずかです。1個あたりでは些細な差ですが、数十億個ぶん掛け算されると、チップが動くか熱で止まるかの差になります。

MOSFETが今日のLSIで最も一般的なトランジスタの型になったのは¹、保持の安さと、構造の単純さによる作りやすさの2つが、集積の要求に合っているためです。ムーアの法則は、大規模集積回路のトランジスタ数がおよそ18か月ごとに倍になるという経験則で、倍々で増やせる素子であることがその前提にあります。

CMOSは、nとpを対にしてGNDへの電流も止める

通り道を作るキャリアには2種類あります。N型は、オンしたときにゲート直下のP層が反転してN型半導体と同様の性質を持つチャネル（反転層）ができます²。P型は、ゲート直下のN層が反転してP型半導体と同様のチャネルができます。前者では電子が、後者では正孔が通り道を流れます。

LSIは、この2種類を対にして使います。CMOSは、p型MOSFET（PMOS）とn型MOSFET（NMOS）が互いを補い合うように組み合わせた素子です³。相補型に組んだMOSFETでは、入力がどちらであっても一方のMOSFETのみがONする動作となり、VCCからGNDへ流れる電流が殆どゼロになります⁴。だから電力の消費を小さく抑えた論理回路を構成できます。

待機時の消費が小さい理由は、ここで2つ重なっています。ゲートを流れる電流をごくわずかに抑えているのは酸化膜で、電源からGNDへ流れる電流をほぼゼロにしているのはCMOSという組み方です。2つがそろってはじめて、あの小ささになります。

待機時の消費が小さい理由は、2つ重なっている

通り道を電子が流れるのがnチャネル、正孔が流れるのがpチャネルです。この2つを相補的に組み合わせたのがCMOSで、入力がどちらへ振れても片方だけがオンになります。ゲート側の電流を抑える理由と、電源からGND側の電流を抑える理由は別々です。

しきい値電圧は「指定の電流」が流れた点で決まる

ゲート電圧を0Vから上げていくと、どこかで通り道が開きます。その境目にあたる電圧が、ゲートしきい値電圧（threshold voltage、Vth）です。ゲート・ソース間の電位差がしきい値以上であれば、ゲート電極直下に電子が集まって反転層が形成されてオンとなり、ソースとゲートの間がこの反転層でつながります⁵。

Vthの添え字thはThreshold voltageの略で、Vthはソースとドレインの間に指定の電流が流れる時のゲート電圧です⁶。規定のドレイン電流IDになるようにVGSを増加させ、規定電流になった時点のVGSを測定します。電流はゲート電圧に対してなめらかに増えていくので、どこからをオンと呼ぶかは、測り方が線を引いた場所になります。

だからVthの値は、測定条件とセットで読み取ります。データシートの記載例では、VDSが10V、IDが1.0mAという条件のもとで、最小1.4V・最大2.4Vと規定されています。同じ型番でも1Vの幅があり、この幅そのものが仕様です。Vthは用途や世代ごとに別の値になります。

オンの中身にも段階があり、nチャネルMOSFETの状態は3つに分かれます。VGSがVthに届くまではオフ（cut-off）の領域です。VDSがVGSからVthを引いた値までの範囲にあるときは線形領域で、VDSに比例してIDが流れます。VDSがそれ以上になると飽和領域で、IDはVDSからほぼ切り離され、ゲート・ソース間電圧に依存するほぼ一定のIDが流れます。同じ「オン」でも、電圧のかかり方でどちらの領域にいるかが決まります。

しきい値電圧は、チャネル注入の量で作り分ける

Vthは使う側が選ぶ値というより、ウェーハの工程で決まる値です。チャネル注入では、ゲートの下になる領域へ不純物の原子をあらかじめ打ち込みます。NMOSにはp型のドーパント、PMOSにはn型のドーパントが注入され、注入量が大きくなるとVthは高くなります⁷。Vthが決まる注入です。

1つのLSIの中には、速度重視の低Vthトランジスタと、待機時電流を小さくする高Vthトランジスタがあり、これらの異なるVthのトランジスタはチャネル注入量を変えることで形成されます。1つのチップの中で、速さが要る場所と待たせておく場所とで別のVthを配り、その配り分けを注入量という製造条件で作っています。前の節の「保持に要る電力はごくわずか」も、この配り分けの上に成り立っています。

ゲート電圧は、オン抵抗と絶対最大定格の間で選ぶ

MOSFETを選ぶときに最初に当たる値は、しきい値電圧とオン抵抗の2つです。

オン抵抗（RDS(ON)）は、MOSFETが規定ゲート電圧でオン状態のときのドレイン・ソース間の抵抗値です⁸。しきい値電圧を超えるゲート電圧をゲート・ソース間にかけ、所定の電流源IDを印加してドレイン・ソース間の電圧降下VDSを測り、RDS(ON)＝VDS÷IDで求めます。ここでも「規定ゲート電圧」という条件が値に貼りついています。

その条件が、値を大きく左右します。ゲートしきい値電圧ではチャネルの形成が足りず、オン抵抗が大きくなります⁹。Vthをわずかに超えただけの電圧では、通り道は開いていても細いままです。データシート記載の測定条件のゲート電圧は、RDS(ON)特性がほぼ水平になった条件で設定されているので、東芝デバイス＆ストレージはこの電圧を参考にするよう案内しています。

上側にも限りがあり、ゲート電圧を高くする場合は、サージを加味して、ゲート・ソース間電圧の絶対最大定格であるVGSSの範囲に収めます。低すぎれば通り道が細いままでオン抵抗が大きくなり、高すぎれば絶対最大定格を超えます。データシートの測定条件に書いてあるゲート電圧は、その2つの間から選ばれた値です。

よくある質問（FAQ）

MOSFETとは何ですか？

Metal-Oxide-Semiconductor Field-Effect Transistorの略で、今日のLSIで最も一般的なトランジスタの型です。シリコン基板に誘電性の酸化膜と金属層を重ねた構造で、ゲートへかけた電圧が電流を流します。

名前の3つは何を指しますか？

積み重ねた層です。Metalがゲートの電極、Oxideがその下の酸化膜、Semiconductorが土台のシリコンにあたり、この順に重なった構造がそのまま名前になっています。

電界効果とは何ですか？

電界で電流を制御することです。ゲートに電圧をかけると酸化膜をはさんだ下の半導体に電界が届き、その領域のキャリアの分布が変わります。通り道ができれば電流が流れ、消えれば止まります。

ゲートが絶縁されていて動くのですか？

動きます。ゲートに要るのは電圧だからです。酸化膜が電流を遮るため、状態を保っている間にゲートが使う電力はごくわずかです。

なぜLSIで最も多く使われるのですか？

待機時の消費が小さく、構造が単純で作りやすいためです。ゲートが絶縁されているので保持に要る電力はごくわずかで、同じ工程で大量に並べられます。数十億個を1チップへ載せる前提に合います。

パワーMOSFETとは違いますか？

原理は同じで、どの性能を優先するかが違います。論理回路用は小ささと低消費電力を、パワー用は高い耐圧と大電流を優先し、構造の作り方もそれぞれの目的に合わせて変わります。

MOSFETの端子はいくつありますか？

ゲートG・ドレインD・ソースS・ボディBの4つです。通常はボディをソース側へまとめて使うので、回路図には3本だけが描かれます。

エンハンスメント型とデプレッション型の違いは何ですか？

ゲート電圧が0Vのときの状態が逆になります。ゲート・ソース間電圧VGSが0Vのとき、エンハンスメント型はオフ状態、デプレッション型はオン状態です。

nチャネルとpチャネルはどう違いますか？

通り道を流れるものが違います。N型ではオンしたときにゲート直下のP層が反転してN型半導体と同様のチャネル（反転層）ができ、電子が流れます。P型ではゲート直下のN層が反転してP型半導体と同様のチャネルができ、正孔が流れます。

CMOSとMOSFETは何が違いますか？

CMOSはMOSFETの組み方を指す言葉で、p型MOSFET（PMOS）とn型MOSFET（NMOS）を互いに補い合うように組み合わせた素子です。入力がどちらであっても一方だけがONするので、VCCからGNDへ流れる電流が殆どゼロになり、電力の消費を小さく抑えた論理回路を構成できます。

しきい値電圧（Vth）とは何ですか？

通り道が開き始めるゲート電圧で、thはThreshold voltageの略です。ソースとドレインの間に指定の電流が流れる時のゲート電圧として、規定のドレイン電流IDになるまでVGSを増加させ、規定電流になった時点のVGSを測ります。

しきい値電圧は何で決まりますか？

ウェーハの工程です。チャネル注入でNMOSにはp型、PMOSにはn型のドーパントを注入し、注入量が大きくなるとVthは高くなります。Vthが決まる注入です。

ゲート電圧は高いほど良いのですか？

上下に幅があります。ゲートしきい値電圧ではチャネルの形成が足りずオン抵抗が大きいので、データシート記載の測定条件のゲート電圧が目安になります。高くする場合も、サージを加味して絶対最大定格のVGSSの範囲に収めます。

比較・違いを学ぶ

半導体とは── 素子の土台になる材料の性質

出典

9件を表示

1
東京エレクトロン：用語集 MOSFET / Moore’s Law / N-Type Semiconductortel.com a b
2
東芝デバイス＆ストレージ：MOSFETとは？toshiba.semicon-storage.com a b
3
東京エレクトロン：用語集 CMOStel.com ↩
4
ルネサスエレクトロニクス：エンジニアスクールダイオード、トランジスタ、FETrenesas.com ↩
5
東芝デバイス＆ストレージ：MOSFETの動作原理と仕組みtoshiba.semicon-storage.com ↩
6
東芝デバイス＆ストレージ：MOSFET 電気的特性（静的特性）について Vthtoshiba.semicon-storage.com ↩
7
日新イオン機器：イオン注入ディクショナリーチャネル注入nissin-ion.co.jp ↩
8
東芝デバイス＆ストレージ：ドレイン・ソース間オン抵抗 RDS(ON)とは何ですか？toshiba.semicon-storage.com ↩
9
東芝デバイス＆ストレージ：オン抵抗を下げるにはゲート電圧は何V印加すればいいですか？toshiba.semicon-storage.com ↩