ラッチアップとは
ラッチアップとは、CMOSデバイスの中にできてしまう寄生サイリスタが導通し、電源ラインを通じて過大な電流が流れ続ける現象です。 いったん始まると、きっかけが消えたあとも電流が続きます。寄生サイリスタはCMOSを作る限り消せないので、勝負は「点きにくくする設計」と「点かないことを確かめる試験」で決まります。
CMOSを作れば、寄生サイリスタも一緒にできる
Section titled “CMOSを作れば、寄生サイリスタも一緒にできる”CMOSは、n型とp型のMOSFETを組にして使います。作る側から見れば、1枚の基板の上に導電型の異なる2種類の領域、つまりウェルと基板を隣り合わせに作り込むことになります。2つの領域が接する面には必然的にpn接合が並び、設計者が意図しなくてもバイポーラトランジスタとして働きうる構造になります。基本的なCMOSデバイスは異なる特性を持つ2種類のMOSトランジスタでインバータを作るため、チップ上のいたるところに寄生バイポーラトランジスタが生じます1。
この寄生バイポーラトランジスタは、CMOSという構造の副産物です。これらが組み合わさると、pnpnの4層をもつ寄生サイリスタになります。
点いたあとは、正帰還で自分を保つ
Section titled “点いたあとは、正帰還で自分を保つ”出力ピンへ十分に大きな電流が加わると、1つ目のトランジスタがONになります。その電流が2つ目のトランジスタのベース抵抗を通って電位を持ち上げ、2つ目もONになります。すると電源からGNDへ電流が流れ、その電圧降下がさらに次のトランジスタをONにします。TR1とTR2の閉ループ回路の正帰還は、トリガが止まったあともVCCとVSSの間の電流を維持します1。
ラッチアップが厄介なのは、始まったあと自力で続く点です。きっかけと、続く理由が別になっています。外から力が加わっている間だけ進むESDやHCIとは、この点で性質が違います。いったん起きると電源とグラウンドの間に大電流が流れ続け、デバイスが壊れたり焼損したりすることがあります1。ルネサスは、外部サージで流れた寄生電流がトリガになって寄生サイリスタがONになり、発熱で破壊に至る現象としてラッチアップを説明しています。
きっかけは外部サージ、電源投入の順序、入力の行き過ぎ
Section titled “きっかけは外部サージ、電源投入の順序、入力の行き過ぎ”電源バイアスが加わっているCMOSデバイスでは、外部サージなどの十分なノイズがこの寄生サイリスタをONにすることがあります1。使い方の側にもきっかけがあります。ルネサスは、LSIへの電圧は必ず電源ピンからかけるよう求めています。電源より先に入力ピンへ電圧をかけると、ピンの保護回路を通って電流が流れ、ラッチアップを起こします1。AVDDやVREFの電圧がVDDより数V高い場合も、保護回路に入る大電流がトリガになりえます。入力ピンの信号電圧がオーバーシュートやアンダーシュートを起こしたときも、チップ上の保護回路を通る電流がラッチアップを起こします。
テキサス・インスツルメンツ（TI）は、電源電圧の急な立ち上がりでも寄生サイリスタが点くことがあり、以前の世代のCMOS回路でよく見られたとしています2。電離放射線もきっかけになり、高エネルギーの放射線源の近くで動く部品では無視できません。
ラッチアップは、チップを回路基板に実装したあとの検査工程など1で見られます。ウェーハの段階を素通りし、基板へ載せて電源を入れた段になって表に出るため、手戻りの費用がいちばん大きい場所で見つかります。
素子の間隔が縮むほど寄生素子は働きやすく、対策は距離とガードリング
Section titled “素子の間隔が縮むほど寄生素子は働きやすく、対策は距離とガードリング”ルネサス エレクトロニクスは、近年のLSI回路の微細化された構造がこうした寄生素子の影響を特に受けやすいとし1、設計工程でこれらの要因を十分に考慮する必要があるとしています。
素子を小さくすれば、素子どうしの間隔も縮みます。寄生バイポーラのベースにあたる距離が短くなれば、それだけ働きやすくなります。微細化の利得と引き換えに、寄生素子の影響が増えます。
設計の打ち手は、この距離を取り戻すことです。TIは、ぶつかり合う素子どうしをできるだけ離して置くと寄生トランジスタの電流利得が下がるとしています2。そのうえで、回路の要所をガードリングで囲むといった別の対策も必要だとしています。
試験では、トリガ電流を段階的に増やしてわざと起こす
Section titled “試験では、トリガ電流を段階的に増やしてわざと起こす”対策が設計側にある以上、試験も設計を検証する形になります。評価の方式はいくつかあり、ルネサスはEIAJ ED-4701の試験方法306とJEDECのJESD78が定める2つの方式1を挙げています。
パルス電流注入法は、トリガとなるパルス電流を注入して、ラッチアップが起きるかどうかを調べます。規定の電源電圧をかけた状態で入力ピンか出力ピンにトリガパルスを加え、ラッチアップが起きるまでパルスの電流を増やします1。過大な電流を注入すればデバイスそのものを壊すため、注入量に注意が必要です。入出力の抵抗が高くトリガ電流を注入しにくい場合は、デバイスの破壊を防ぐために、トリガパルス電流源からの出力電圧を最大値（クランプ電圧）に制限します。電源過電圧法は、電源電圧を推奨値に設定した状態で、ラッチアップへの耐性を測ります。
TIの試験では、許される最大の電源電圧をかけ、各入出力に一定時間電流を注入し、その間に電源電流が増えないことを合格の条件にしています。TIは、室温でラッチアップを起こすには通常1〜2 Aの電流が要る2という調査結果を示しています。この条件は壊しうる試験なので、試験した品は顧客へ出荷できません。そこでTIはLinCMOS製品のファイナルテストで、部品を傷めないよう100 mAだけを注入してラッチアップへの感度を1個ずつ確かめています。
ルネサスは、試験のあとに、試験したデバイスが健全なままであることを確かめることが重要だとしています。壊れる現象をわざと起こす試験なので、試験そのもので壊してしまった可能性を除く手順が要ります。
関連するデータ・ツール
Section titled “関連するデータ・ツール”- 信頼性の工程ページ── 工程分類と、この工程の公開求人
- デバイス製品開発の工程ページ── 設計で寄生素子を考慮する側
- 装置カタログDB ── 公式製品ページ単位のメーカーと製品family
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”ラッチアップとは何ですか？
CMOSデバイスの中にできてしまう寄生サイリスタが導通し、電源ラインを通じて過大な電流が流れ続ける現象です。発熱でデバイスを破壊したり焼損させたりすることがあります。
なぜCMOSで起きるのですか？
構造の副産物だからです。基本的なCMOSデバイスは異なる特性を持つ2種類のMOSトランジスタでインバータを作るため、チップ上のいたるところに寄生バイポーラトランジスタが生じ、組み合わさるとpnpnの寄生サイリスタになります。
何がきっかけで起きますか？
電源バイアスが加わっているCMOSデバイスでは、外部サージなどの十分なノイズが寄生サイリスタをONにすることがあります。電源より先に入力ピンへ電圧をかけた場合や、入力信号のオーバーシュート・アンダーシュートでも、保護回路を通る電流がきっかけになります。
きっかけが消えれば止まりますか？
電流は流れ続けます。TR1とTR2の閉ループ回路の正帰還が、トリガが止まったあともVCCとVSSの間の電流を維持します。
どんな場面で見つかりますか？
たとえば、チップを回路基板に実装したあとの検査工程で見つかります。
微細化で状況は変わりますか？
厳しくなります。近年のLSI回路の微細化された構造はこうした寄生素子の影響を特に受けやすく、ルネサスは設計工程でこれらの要因を十分に考慮する必要があるとしています。
どうやって試験するのですか？
トリガとなるパルス電流を注入するパルス電流注入法と、電源電圧を推奨値に設定して耐性を測る電源過電圧法の2つで、EIAJ ED-4701の試験方法306とJEDECのJESD78に定められています。ルネサスは、試験後にデバイスが健全なままであることを確かめることが重要だとしています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- CMOSとは── この現象を持ち込んでいる構造