コンテンツにスキップ

エクステンションとは

エクステンションとは、ソース/ドレインの先端だけを薄く作り、ゲートの真下まで届かせた部分です。 深いソース/ドレイン本体と、ゲート直下のチャネルとをつなぐ位置にあります。ソース/ドレインには、チャネルの近くでは浅くしたいという要求と、電流の通り道として抵抗を低く保ちたいという要求が同時にかかります。エクステンションは先端と本体の2段に分けて両方を満たしますが、先端を浅くするほど、抵抗、注入の生産性、活性化の熱、洗浄のシリコンロスの4つの条件が同じ先端の深さにかかってきます。

浅さと低抵抗を、スペーサの内と外で打ち分ける

Section titled “浅さと低抵抗を、スペーサの内と外で打ち分ける”
深さと抵抗の両立
深いまま空乏層が伸びる短チャネル効果全体を浅く通り道が細い抵抗が上がる2段先端は浅く本体は深くSW幅ゲートSW先端S/D本体
深いままではドレイン側の空乏層がゲートの下へ伸び、全体を浅くすると電流の通り道が細くなって抵抗が上がります。サイドウォール(SW)の下だけを浅くした2段の形で、両方の要求を満たします。

トランジスタのソース/ドレインは、シリコンにドーパントを打ち込んで作ります。先端CMOSではソース・ドレインのPN接合をなるべく浅く作りますが、拡散領域全体を浅くすると抵抗が大きくなるので、通常はスペーサの下にエクステンションと呼ぶ浅い接合を作り、スペーサの外には深い接合を作って、拡散領域の抵抗を抑えます1。チャネル側の浅い部分がエクステンション、その外側の深い部分がソース/ドレイン本体です。

深い接合だけでソース/ドレインを作ると、ゲートの制御が届く範囲の外側でドレイン側から空乏層が伸び、短チャネル効果が強まります。短チャネル効果は、ソースとドレインの端が近づいてチャネル領域にかかるゲート電界が弱まり、しきい値電圧が下がる現象です2。しきい値電圧はスイッチが入り始める電圧なので、設計値からずれると回路が想定どおりに動かなくなります。逆に、ソース/ドレインの全体を薄く作ると、電流の通り道の断面が細くなり、抵抗が上がります。

LDDは高電界対策として生まれ、浅くなってエクステンションになった

Section titled “LDDは高電界対策として生まれ、浅くなってエクステンションになった”

この領域はソース/ドレインのエクステンション領域(SDE)と呼ばれ、LDD(Lightly Doped Drain)とも言われ、できるだけ浅い接合とできるだけ低いシート抵抗が求められます3。LDDはもともとホットエレクトロンを抑える領域として開発され、ショートチャネル効果を抑えるために次第に浅く作られて、エクステンションと呼ばれるようになりました3。同じ場所を指す2つの名称が、そのまま役目の移り変わりを示しています。

LDDはMOSFET構造の一種で、ソース・ドレインのうちゲート端に近いチャネル側の拡散層だけ不純物濃度を低くした構造です4。濃度の低い部分があるとチャネル側に空乏層が広がりにくく、実効的なチャネル長を長く保てるので、電界の集中が和らぎ、リーク電流やホットキャリアの発生を抑えられます。ホットキャリアは大きなエネルギーを得た電子や正孔で、ゲート酸化膜に飛び込んでしきい電圧を変えるため、特性が不安定になる原因になります。

その代わり、低濃度の先端は抵抗になります。1980年にOguraらが、LDDトランジスタは従来の素子よりホットエレクトロンによる劣化が大幅に少なく耐圧も高いことを初めて示し、代償は低濃度のエクステンションによる直列抵抗のわずかな増加でした5。その後の解析でも、LDDは余分なソース/ドレイン抵抗を持ち込んで駆動電流をいくらか下げる一方、最大電界を大きく下げ、高い電圧での素子の寿命を延ばすことが確かめられています。

ゲートとサイドウォールを順に覆いにして、先端と本体を打ち分ける

Section titled “ゲートとサイドウォールを順に覆いにして、先端と本体を打ち分ける”
先端と本体を作る順序
通常の順ゲート先端を注入SWを付ける本体を注入アニール逆の順本体を注入アニールSWを除去先端を注入ハロー注入最後のアニール
通常はゲートを覆いにして先端を注入し、サイドウォール(SW)を付けてから本体を注入して、最後にアニールします。本体の注入とアニールを先に済ませ、サイドウォールを外してから先端とハローを注入する逆の順もあります。

通常の順序では、ゲートを作り、ゲートを覆いとして低い加速電圧のイオン注入でエクステンションを打ち込みます。次にゲートの側面にサイドウォール(スペーサ)を付け、サイドウォールを覆いとして深いソース/ドレイン本体を打ち込み、熱処理でドーパントを活性化させます。エクステンションの端がゲート端にそろい、深い接合の端がサイドウォールの外側にそろうのは、この順序のためです。サイドウォールの幅が、そのまま先端と本体の距離になります。アニールの後には、チャネルの近くは非常に浅く、離れた所ほど濃い、傾斜のついた接合の形になります5。

順序を入れ替える方法もあります。SEAJの報告書は、エクステンションを注入する前に深いソース/ドレインの注入とアニールを済ませ、続いてサイドウォールを除去してエクステンション注入とハロー注入を行い、最後のアニールをかける3流れを示しています。

エクステンションの周りを逆導電型で囲むハロー注入も、同じ時期に行います。ハロー注入は、MOSトランジスタでエクステンションの周囲を囲む領域を作るための注入で2、その領域の不純物濃度はウェルや基板より高くなります。ウェーハを傾けた大チルト角注入で行い、Pocket注入と同じ働きをします。

浅くするほど、抵抗・処理時間・熱・洗浄の4つが厳しくなる

Section titled “浅くするほど、抵抗・処理時間・熱・洗浄の4つが厳しくなる”

1つ目の課題は抵抗です。ITRS2011の課題には、エクステンション領域での浅接合(約10 nm)とシート抵抗の低減(約500 Ω/sq)の両立3が挙がっています。浅くするほど、電流の通り道は細くなり、シート抵抗が上がります。SEAJの報告書は、ドーピングとアニールの重要課題として、浅い接合と急峻なプロファイルの維持、高い活性化度、材料の熱的な適合性、それらがデバイスの電気的な動作に与える影響の制御3を挙げています。

2つ目は生産性と横の広がりです。hp59 nm世代以降の接合深さ10〜12.5 nmを実現するには、ボロンでは0.25 keV程度の注入が必要です3。ビームのエネルギーを下げるほど、ビーム中のイオン同士が反発して発散し、ウェーハまでイオンが届きにくくなります。浅い接合を作るほど、1枚あたりの処理時間が長くなります。先端の横の位置も問題で、イオンビームの注入角度の分散をできるだけ小さくし、アニールによる横方向の拡散を抑える必要があります3。特に1 keV以下のビームでは、ビームのエミッタンスによる横方向の広がりが無視できないほど大きくなり、対策が難しいとされています。

3つ目は熱です。打ち込んだドーパントは、熱で格子位置に収まって初めて電気的に働きますが、同じ熱がドーパントを縦にも横にも広げます。活性化のときの拡散はほぼ無視できる範囲まで抑える必要があり3、その方法としてフラッシュランプ、ノンメルトのレーザ、固相エピタキシャル成長が挙がっています。SCREENセミコンダクターソリューションズは、フラッシュランプアニール装置LA-3100について、数ミリ秒の光照射でウェーハの表面温度を上げ下げし、ソース・ドレインに打ち込んだ不純物を高い割合で活性化させながら、濃度プロファイルも精密に制御するとしています6。前身の大日本スクリーン製造は2005年の発表で、線幅65 nm以降の世代では、打ち込んだ不純物の広がりが数ナノメートル増えるだけでもデバイスの性能に大きく影響するとしています7。

洗浄で削るわずかなシリコンが、そのままドーパントを奪う

Section titled “洗浄で削るわずかなシリコンが、そのままドーパントを奪う”
表面近くのドーパントとSiロス
約10 nm表面深さドーパント濃度Siロスドーパントの大半
注入したドーパントの大半は表面から約10 nmまでにあるので、洗浄やアッシングで削れるわずかなシリコンが、そのままドーパントを失わせます。

4つ目は洗浄です。LDDの形成では通常、低加速電圧で1〜5E15程度のドーパントを注入し、その大半がシリコン表面の近く(約10 nm)に分布するので、わずかなシリコンのロスでもドーパントが失われ、シート抵抗が上がります3。レジスト剥離の回数は、DRAMでは通常4回、SoCやRFアナログデバイスではその3倍の12回以上です。1回ごとに削れるシリコンの量が、そのままシート抵抗に影響します。アッシングにも同じ問題があり、LDD工程でアッシャーを使うとSiロスやSiO2膜のロスにつながり、表面にプラズマダメージも残るので3、アッシング条件の最適化とウェット処理による下地ダメージの抑制が課題になっています。

4つの課題は、イオン注入、熱処理、洗浄という別々の工程にまたがりますが、作り込む寸法は同じ先端の深さです。洗浄で削れるシリコンの厚さも、その寸法の一部です。

フィンFETでは、極薄のフィンに低抵抗の接合を作ることが課題になる

Section titled “フィンFETでは、極薄のフィンに低抵抗の接合を作ることが課題になる”

立体構造では、さらに課題が加わります。産業技術総合研究所は2013年の発表で8、14 nm世代以降のフィンFETでは、10 nm以下の極薄シリコンフィンに低抵抗のソース・ドレインを作ることが最大の課題だとしています。厚さ21 nmのシリコン層に室温でイオン注入すると厚さ11 nmの非晶質層ができ、結晶回復の種になる部分を失った層は、熱処理の後に多結晶や双晶になって抵抗が上がります。同所の試作では、注入温度500 ℃の高温イオン注入なら結晶層が保たれ、熱処理で無欠陥の結晶に回復しました。

エクステンションとは何ですか?

ソース/ドレインの先端にあたる、浅く作った部分です。ゲートの真下のチャネルに届く位置まで伸ばし、その外側の深いソース/ドレイン本体とのあいだをつなぎます。

ソース/ドレインを二段に作るのはなぜですか?

深さと抵抗の要求が逆だからです。PN接合がチャネル表面から深い位置にあるとドレイン側から空乏層が伸びて短チャネル効果を強めるので、先端CMOSではPN接合をなるべく浅く作ります。一方、拡散領域全体を浅くすると抵抗が大きくなるので、スペーサの下に浅い接合を作り、スペーサの外には深い接合を作ります。

LDDとエクステンションは同じものですか?

近い名称です。LDDはホットエレクトロンを抑える目的で生まれた領域で、その後はショートチャネル効果を抑えるために次第に浅く作られていき、エクステンションと呼ばれるようになりました。この部分を引き続きLDDと呼ぶ場合もあります。

どの工程で作られますか?

ゲートを作った後、サイドウォールを付ける前に、低い加速電圧のイオン注入で作ります。サイドウォールを付けた後に深いソース/ドレインを注入し、最後に熱処理でドーパントを活性化させます。深いソース/ドレインの注入とアニールを先に済ませ、サイドウォールを外してからエクステンションを注入する順序もあります。

ハロー注入とは何ですか?

エクステンションの周囲を囲む領域を作るための注入です。その領域の不純物濃度はウェルや基板より高く、ウェーハを傾けた大チルト角注入で行い、Pocket注入と同じ働きをします。

作るうえでの課題は何ですか?

抵抗と生産性と熱です。薄く作るほどシート抵抗が上がり、加速電圧を下げるほどイオンビームが発散して装置に届く電流が減り、活性化のための熱がドーパントを広げます。ITRS2011の課題には、エクステンション領域における浅接合の達成(約10 nm)とシート抵抗の低減(約500 Ω/sq)の両立が挙がっています。

FinFETのような立体構造でも同じですか?

同じ課題がより厳しくなります。産業技術総合研究所は2013年に、14 nm世代以降のフィンFETでは10 nm以下の極薄シリコンフィンに低抵抗のソース・ドレインを作ることが最大の課題だとしました。室温のイオン注入では結晶欠陥ができて抵抗が大きくなり、注入温度500 ℃の高温イオン注入なら結晶層が保たれます。

8件を表示
  1. 1
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. 7
  8. 8