ランダムドーパントゆらぎとは
ランダムドーパントゆらぎとは、チャネルに入った不純物原子の個数と位置が素子ごとに異なるために、しきい値電圧が1個ずつばらつく現象です。 ドーズも熱処理も揃えたのに、隣り合う素子の値が離れます。素子を小さくするほどチャネルに入る原子の数が減り、この違いが大きく効きます。製品の待機電力と速度は分布の平均ではなく裾で決まるので、ばらつきは面積か性能のどちらかで払うことになります。
不純物の個数はポアソン分布に従い、レシピで揃うのは平均だけ
Section titled “不純物の個数はポアソン分布に従い、レシピで揃うのは平均だけ”MOSトランジスタのしきい値電圧ばらつきの主原因は、しきい値電圧を制御するためにチャネルへ添加した不純物の離散性だと報告されています1。NEDOの成果報告「デバイス特性ばらつきモデリング技術の開発」はこれをRDFと表記して離散不純物分布とも呼び、3次元TCADに計算機能を組み込んでインパクトを検討しました。
製造ばらつきは、ランダムばらつきとシステマティックばらつきに分類されます2。ランダムばらつきの要因には製造工程での不純物濃度分布などの不均一性があり、不純物の個数はポアソン分布に従います。イオン注入のドーズ均一性を面内で追い込んでも、揃うのは平均で、1つのチャネルに入る個数は確率的に分布します。
強さはペルグロムプロットの傾きで比べ、標準偏差を半分にするには面積が4倍要る
Section titled “強さはペルグロムプロットの傾きで比べ、標準偏差を半分にするには面積が4倍要る”不純物統計ばらつきのようなランダムな事象がしきい値電圧ばらつきを起こす場合、しきい値電圧の標準偏差はゲート面積の平方根の逆数に比例することが知られています3。横軸を面積の平方根の逆数、縦軸を標準偏差にとったペルグロムプロットの傾きが、特性ばらつきの強さの指標です。ペルグロムの式ではランダム成分の分散がチャネル面積に反比例するので、標準偏差を半分にするには面積を4倍にする必要があります。
母数の取り方が結果を動かします。NEDOの報告書は、チャネル寸法を大きく変えたTEGを使い、ゲート幅とゲート長がともに4マイクロメートルの素子について約5000個のしきい値電圧を測り、ウェーハの位置順に整列させました。曲線の幅がランダム成分、曲線のうねりがシステマティック成分によるもので、チップ内の約100素子を平均したウェーハマップから距離依存の成分を抽出しています。2つの成分は、同じ生データの切り口を変えて分離します。
どちらが支配的かは桁で決まります。NEDOの報告書のペルグロムの式は、パラメータ差の分散を、チャネル面積に反比例するランダム項と、素子間距離の二乗に比例する距離依存項の和とします。面積の平方根が0.1マイクロメートル、距離が1マイクロメートルという典型的な条件では前者が後者の10の11乗倍大きく、面積の平方根が100マイクロメートル、距離が100マイクロメートルでも10倍大きいため、多くの場合はランダム項だけで良い近似が得られます。最先端寸法では、距離の項は桁違いに小さくなります。
竹内プロットで規格化すると、NMOSにはRDFと同程度の別要因が見える
Section titled “竹内プロットで規格化すると、NMOSにはRDFと同程度の別要因が見える”規格化には竹内プロットを使います。竹内プロットは、設定しきい値電圧とゲート絶縁膜厚の異なるMOSFETでも同じ直線上に載るようにペルグロムプロットを規格化したもので、NEDOの報告書は、製造条件の異なる複数のウェーハのデータがほぼ同一直線上に載ることを実測しました。その傾きBVTは、ゲート絶縁膜と電極の構造が同じなら、工場や世代によらずほぼ一定の値をとるとされています。単位はmV・μmです。
離散不純物ばらつきが原因の場合、BVTは計算で約1.5になります。NEDOの報告書の試作品の実測ではNMOSが2.7、PMOSが1.7でした。PMOSがRDFで決まると仮定して二乗の差を取ると、NMOSにはRDFと同程度の別の原因が約2.1として算出されます。
オフ電流と動作速度は、分布の裾にある素子で決まる
Section titled “オフ電流と動作速度は、分布の裾にある素子で決まる”オフ電流への影響は非対称です。オフ電流としきい値電圧は指数関数の関係にあるため、しきい値のばらつきはオフ電流では桁のばらつきになります。産総研によると、理想的な特性であれば、60ミリボルトのしきい値電圧ばらつきでオフ電流が10分の1から10倍の間で変動します。分布の裾にある少数の素子が、チップ全体の待機時消費電力を押し上げます。
速度は最悪値で決まります。集積回路の動作速度は、回路の中で最もオン電流の低いトランジスタで制限されます。そのため、微細化を進めても動作速度が上がらないまま消費電力が増えるという深刻な問題が起きます。平均が良くなっても、製品の速度は分布の裾で決まります。
最初に影響を受けるのはSRAMです。産総研によると、システムLSIやマイクロプロセッサの面積の50パーセント以上をSRAMが占め、そこには最小寸法の素子が並ぶため、特性ばらつきの影響を直接受けます。ばらつきは面積で平均される量なので、最小寸法の素子を最も多く使う回路で先に問題になります。
チャネル濃度、ハロー、エクステンション、膜厚がばらつきを動かす
Section titled “チャネル濃度、ハロー、エクステンション、膜厚がばらつきを動かす”第一の条件はチャネル濃度です。NEDOの報告書の3次元シミュレーションでは、しきい値電圧の標準偏差が基板濃度の0.25乗から0.4乗に比例するという過去の結果とおおよそ一致しました。計算条件は、実効的なゲート酸化膜厚3ナノメートル、仕事関数4電子ボルト、接合深さ7ナノメートル、素子あたり200サンプルです。濃度を下げるとばらつきは減りますが、短チャネル効果を抑える役割を別の工程で補う必要があります。
ハロー注入には2つの面があります。チャネル長が長い場合にはハローが分離して本来のチャネル領域が現れ、チャネル不純物分布がチャネル長方向に不均一になり、分布の均一な場合よりBVTが大きくなります。短チャネル効果を抑えるために入れた不純物が、濃度の不均一を作ってばらつきを増やします。
エクステンションのドーズもばらつきに影響します。エクステンションのドーズ量を半分に減らすとBVTが標準条件より大きくなります。ドーズを半減させるとハロー濃度が高くなり、不純物濃度の不均一性が大きくなることと対応しています。
膜厚は、ランダム成分と面内成分で効き方が異なります。産総研は、ゲート絶縁膜を薄くしていくほど、しきい値電圧ばらつきの寄与分が小さくなるとしています。一方でNEDOの報告書は、しきい値電圧のシステマティック成分がゲート酸化膜のばらつきに起因すると考えられるとし、大きなMOSキャパシタのC-V測定から得た膜厚勾配が約0.05パーセント毎ミリメートルで、抽出した距離依存係数とほぼ対応することを明らかにしました。膜を薄くしてランダム分を下げても、面内の膜厚勾配による成分は別に残ります。
不純物を減らすと、仕事関数のばらつきが主な要因になる
Section titled “不純物を減らすと、仕事関数のばらつきが主な要因になる”チャネルの不純物を減らすと、別の原因が主な要因になります。産総研によると、22ナノメートル世代以降に導入が始まったFinFETでは、特性ばらつきの主な要因はゲート電極の仕事関数のばらつきです。一般に使われる多結晶の金属ゲート電極では、個々の結晶粒界ごとに仕事関数がばらつくため、しきい値電圧がばらつきます。産総研は、多結晶の窒化チタンに代えて非晶質の窒化タンタルシリコンを電極に使い、報告されているフィンFETの値のうち最小の1.34ミリボルト・マイクロメートルを2012年に得ています。
加工に由来する成分もあります。産総研によるゲート長80ナノメートル、フィン厚さ25ナノメートルのフィンFET48素子の測定では、しきい値電圧ばらつきを揃えても、相互コンダクタンスのばらつきによってオン電流がばらつきました。通常のドライエッチングによるフィン加工では、レジストの凹凸を反映して側面に凹凸ができ、プラズマによるダメージや欠陥電荷も生じます。これらが散乱体として働き、移動度がばらつきます。ラインエッジラフネスは、この点で素子のばらつきに関わります。
予測できないばらつきは、ガードバンドとして性能から差し引かれる
Section titled “予測できないばらつきは、ガードバンドとして性能から差し引かれる”設計では、製造後に残るばらつきをマージンで吸収します。しきい値電圧の制御のためにゲート直下へ注入する不純物のゆらぎと、露光やエッチングに由来するゲート長のゆらぎの2つから、しきい値電圧とドレイン電流がランダムにばらつきます。NECは、統計SPICEモデルとモンテカルロシミュレーションでその影響を予測しています4。
マージンは性能を下げます。NECは、レイアウト依存性による特性変動をシミュレーションで再現する環境を作った結果、この変動を設計マージンとして持つ必要がなくなり、ガードバンド幅を約半分に減らしてLSIの性能を最大20パーセント程度高められたとしています。裏返せば、予測できないばらつきは、ガードバンドとして性能から差し引かれます。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”ランダムドーパントゆらぎとは何ですか？
チャネルに入った不純物原子の個数と位置が素子ごとに異なるため、しきい値電圧が1個ずつばらつく現象です。MOSトランジスタのしきい値電圧ばらつきの主原因は、しきい値電圧を制御するためにチャネルへ添加した不純物の離散性だと報告されており、これをRDFと表記します。
ドーズを面内で揃えると収まりますか？
収まりません。ランダムばらつきの要因には不純物濃度分布などの不均一性があり、不純物の個数はポアソン分布に従います。レシピで揃うのは平均で、1つのチャネルに入る個数は確率的に分布します。
ばらつきの強さは何で比べますか？
ペルグロムプロットの傾きです。ランダムな事象がしきい値電圧ばらつきを起こす場合、しきい値電圧の標準偏差はゲート面積の平方根の逆数に比例し、横軸を面積の平方根の逆数、縦軸を標準偏差にとったときの傾きを、ばらつきの強さの指標に使います。
素子を大きくするとばらつきは減りますか？
減ります。ペルグロムの式ではランダム成分の分散がチャネル面積に反比例するので、標準偏差を半分にするには面積を4倍にする必要があります。
しきい値電圧ばらつきは全部がRDFですか？
別の原因も乗ります。竹内プロットで規格化した指標BVTは、離散不純物ばらつきだけで決まる場合の計算で約1.5ですが、NEDOの報告書の実測はNMOSで2.7、PMOSで1.7です。PMOSがRDFで決まると仮定して二乗の差を取ると、NMOSにはRDFと同程度の別の原因が約2.1として算出されます。
FinFETになっても、ばらつきの主な要因はRDFのままですか？
仕事関数のばらつきへ移ります。22nm世代以降に導入が始まったフィンFETでは、特性ばらつきの主な要因がゲート電極の仕事関数のばらつきで、多結晶の金属ゲートでは結晶粒界ごとに仕事関数がばらつきます。
回路の側はどう吸収していますか？
モンテカルロシミュレーションとガードバンドです。ゲート下の不純物のランダムなゆらぎと、露光やエッチングによるゲート長のランダムなゆらぎを要因として、統計SPICEモデルとモンテカルロシミュレーションで影響を予測し、予測しきれない分をガードバンドで吸収します。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- ハロー注入とは── 短チャネル効果を抑える一方で、濃度の不均一を生む工程
- ラインエッジラフネスとは── 同じ素子のばらつきを、寸法の側から測る量
5件を表示
- 1NEDO：デバイス特性ばらつきモデリング技術の開発nedo.go.jp ↩
- 2電子情報通信学会：知識ベース 10群1編3章「集積回路設計」ieice-hbkb.org ↩
- 3産総研：特性ばらつきが世界最小のフィンFETを実現aist.go.jp ↩
- 4NEC技報 Vol.62 No.1：ナノメータ世代のばらつき考慮設計jpn.nec.com ↩
- 5産総研：トランジスタの特性ばらつきの主要因を解明aist.go.jp