GIDLとは

THEME 07 テスト・信頼性 · 劣化と余裕Gate Induced Drain Leakage

← 06THEME 07 テスト・信頼性08 →

GIDL とは、ゲート電極とドレイン拡散層が重なった部分に残る強い電界によって、バンド間トンネルでドレインから基板へ流れる漏れ電流です。 チャネルの外を通る漏れなので、チャネルの電流を決めるしきい値電圧を上げても届かず、電界そのものを緩める対策が要ります。その対策には、それぞれ代償が付きます。

ゲートを閉じても、ゲートとドレインの重なり部には強い電界が残る

リークが起きる場所

GIDLはチャネルの外、ゲート電極がドレイン拡散層に重なった部分から基板へ流れます。ゲートを0Vにしても、ドレインの高電位との差がここに残ります。

MOSFETのゲート電極は、チャネルの上だけでなくソースとドレインの拡散層にも少し重なります。この重なりがあってはじめて、チャネルと拡散層の間に電流の通り道がつながります。

ゲートを0Vにして素子を閉じても、ドレインには高い電位がかかったままです。重なった部分ではこの電位差がそのまま拡散層の表面にかかり、ゲートとドレインの重なり部に非常に高い電界の空乏領域ができます¹。

表面が深く空乏化すると帯が急に曲がり、帯の間でトンネルが起きる

重なり部のエネルギー帯

重なり部の表面が深く空乏化すると、伝導帯と価電子帯が急に曲がります。曲がりが急な場所で帯の間のトンネルが起き、電流が漏れます。

表面が深く空乏化するとエネルギー帯の曲がりが急になり、空乏領域でバンド間トンネル電流が流れて、ドレインから基板へ漏れます¹。これがGIDLです。チャネルを通るサブスレッショルドリークとは、通り道が違います。

SRAMでは、Vthの調整だけでスタンバイ電流を下げられなくなった

かつてSRAMの主なリーク成分はサブスレッショルドリーク電流で、これは主にVthで決まりました。その後、GIDL（Gate Induced Drain Leak）、ゲートトンネルリーク、ジャンクションリークの占める割合が増え、Vthの調整だけでは低スタンバイ電流化を実現できなくなっています²。Vthを上げて抑えられるのはチャネルを通る成分だけで、重なり部で起きるリークには別の対策が要ります。

接地電位を上げて電界を緩めると、SRAMはソフトエラーに弱くなる

サブスレッショルドリークを減らすVthの設定に加えて、GIDL、ゲートリーク、ジャンクションリークを和らげるには電界の緩和が要ります²。その方法の一つが、スタンバイ時にメモリセル部の接地電位を上げ、セルにかかる電位差を小さくすることです。ただしこの場合ソフトエラー特性が悪化するので、ECCとの組み合わせが必要になります。リークを抑えた分、蓄えた電荷の余裕が減るからです。

SRAMの課題はソフトエラー耐量、低電圧動作、低スタンバイ電流、メモリセルサイズの4つです。GIDLはそのうち低スタンバイ電流とソフトエラー耐量の2つに同時に関係します。

NANDでは、選択ゲート直下のGIDL電子が隣のセルの浮遊ゲートへ入る

書き込みディスターブ

GIDL電子は0Vの選択ゲートの直下で生じ、横方向の電界で加速されて隣のセルの浮遊ゲートへ入ります。対策案では、選択ゲートとセルの間にダミーセルを挟みます。

NAND型フラッシュメモリでソース線側の選択ゲートの隣のセルを書き込むとき、高電圧にブーストされた拡散層で、0Vに保たれた選択ゲートの直下にGIDL電流が生じます³。この電子が横方向の電界で加速されて浮遊ゲートに注入される問題が指摘されています。書き込むつもりのなかったセルの状態が変わります。

微細化が進んで横方向の寸法が縮むと、横方向の電界が高くなり、この問題が顕著になります³。対策として、選択ゲートとセルの間にダミーセルを入れ、その制御ゲートに書き込み電圧より低い電圧をかける案があります。

重なり・電位・接地電位のどれを動かしても代償がある

ゲートとドレインの重なりを減らせばGIDLは小さくなりますが、チャネルと拡散層がつながりにくくなり、オン電流が落ちます。ドレインの電位を下げれば電界は緩みますが、動作速度と読み出しの余裕が減ります。スタンバイ時に接地電位を上げればリークは減りますが、セルの蓄積電荷が減ってソフトエラーに弱くなり、ECCの面積と遅延が増えます。GIDLの対策は、どの性能を差し出すかの選択です。

よくある質問（FAQ）

GIDL とは何ですか？

ゲート電極とドレイン拡散層が重なった部分に残る強い電界で、バンド間トンネルによりドレインから基板へ流れる漏れ電流です。重なり部の表面には非常に高い電界の空乏領域ができ、そこでトンネルが起きます。

チャネルを流れるリークとどう違いますか？

サブスレッショルドリークはチャネルを通り、主にVthで決まります。GIDL はチャネルの外、ゲートとドレインの重なり部で起きます。

なぜ近年問題になったのですか？

かつてSRAMの主なリーク成分はサブスレッショルドリークでした。その後、GIDL、ゲートトンネルリーク、ジャンクションリークの占める割合が増えたためです。

しきい値電圧を上げれば止まりますか？

止まりません。Vthの調整だけでは低スタンバイ電流化を実現できなくなり、Vthの設定に加えて電界を緩める対策が要ります。

どんな対策がありますか？

SRAMでは、スタンバイ時にメモリセル部の接地電位を上げ、セルにかかる電位差を小さくする方法があります。NANDでは、選択ゲートとセルの間にダミーセルを入れ、その制御ゲートに書き込み電圧より低い電圧をかける案があります。

その対策に副作用はありますか？

あります。接地電位を上げるとソフトエラー特性が悪化するので、ECCとの組み合わせが必要です。

NAND でも問題になりますか？

なります。選択ゲートの直下で生じたGIDL電流の電子が横方向の電界で加速され、隣のセルの浮遊ゲートに注入される問題があります。微細化で横方向の寸法が縮むほど目立ちます。

比較・違いを学ぶ

しきい値電圧とは── 調整しても効かない範囲がある電圧
ゲート酸化膜とは── 重なり部を隔てる膜
NANDフラッシュとは── 書き込みを乱される側
SRAMとは── スタンバイ電流が問題になる回路

出典

3件を表示