コンテンツにスキップ
SemiMapサイト内検索

プロセスコーナーとは

THEME 07 テスト・信頼性 · 劣化と余裕Process Corner
← 06THEME 07 テスト・信頼性08 →

プロセスコーナーとは、製造ばらつきが端まで振れたときの素子の出来上がりを、いくつかの決め打ちの組にまとめたものです。 工場の側では、その端が電気特性検査の規格幅と一致します。設計は両端でも動くように作るので、幅が広いままだと、その分だけ製品の動作周波数が下がります。幅を決めているのは工場の分布で、なかでも感度係数の大きい工程のばらつきです。

SKY130では、コーナーの両端が検査の下限と上限に一致する

Section titled “SKY130では、コーナーの両端が検査の下限と上限に一致する”

ファウンドリのSkyWaterは、SKY130のPDKでこの対応を表のまま公開しています。1.8VのNMOSのうちW/Lが0.42/0.15の素子では、しきい値パラメータのコーナーの列がTTで0.738V、FFで0.659V、SSで0.818V、FSで0.625V、SFで0.852Vです1。同じ行の電気特性検査（EDR）は、代表値0.738V、下限0.625V、上限0.852Vです。FSとSFの数字が、そのまま検査の下限と上限に一致し、TTは代表値と同じです。FFの0.659VとSSの0.818Vを比べると、頭文字がFの側がしきい値の低い側に並びます。

SKY130 1.8V NMOSのしきい値
電気特性検査の幅しきい値電圧（右ほど高い）FSFFTTSSSF0.6250.6590.7380.8180.852
W/L＝0.42/0.15の1.8V NMOSでは、しきい値のコーナーが0.625 Vから0.852 Vに並び、両端のFSとSFが電気特性検査の下限と上限に重なります。

回路の遅延の幅も同じ表にあります。1.8VのNMOSとPMOSで組んだ143段のインバータのFO=1遅延は、電気特性検査の代表値が31.8ps、下限が24.7ps、上限が44.1psで、上限は下限の約1.8倍です。この行はコーナーの列が空欄で、幅は検査の下限と上限だけで示されています。

速い側のコーナーでは、リーク電力が増えます。リーク電力は、ゲート長・酸化膜厚・しきい電圧といった主要なプロセスパラメータの変動に対して指数関数的に変わります2。速いコーナーの素子は、待機電力が大きくなります。

3つの分散が積み上がり、分布の両端がコーナーになる

Section titled “3つの分散が積み上がり、分布の両端がコーナーになる”

チップの全変動は、ロット間変動、ウェーハ間変動、チップ間変動の3つで表せます3。分散は足し算になるので、全チップ変動はこの3つの分散の和です。全ロットの平均値の±3倍の標準偏差の中に、チップ平均の99.75%が収まります。ウェーハプロセスの分布は系統的な成分が入るため正規分布からずれる場合が多いものの、中心極限定理から平均や和は正規分布に近づくので、マクロな挙動には近似的に正規分布を使います。内訳の見方は均一性の面内・ウェーハ間・ロット間の区別と重なります。

電気特性のばらつきは、プロセスのばらつきから式で組み立てられます。プロセスの制御範囲が狭ければ特性変動は線形に近似でき、電気特性値は各プロセスの出来上がり値に感度係数を掛けた線形和になります。分散は、感度係数とプロセス標準偏差の積の二乗和です。トランジスタ特性は、ゲート長、サイドウォール幅、エクステンション、HALO、アニールなどのばらつきの影響を受けます。感度解析で感度係数を求め、各プロセスの標準偏差を実績から計算すれば、電気特性のばらつきをどこまで小さくできるかを検討できます。

つまりコーナーの幅は、サイドウォールスペーサやハロー注入といった個々の工程の標準偏差に感度係数を掛けて積み上げた結果です。工程の標準偏差が変われば、コーナーの値も変わります。

感度係数の大きい工程を詰めると、コーナーが最も縮む

Section titled “感度係数の大きい工程を詰めると、コーナーが最も縮む”
二乗和で積み上がるばらつき
工程A工程B工程C全体のばらつき元の状態→工程Aを半分→大きく縮む工程Cを半分→ほぼ同じ
正方形の一辺が感度係数×標準偏差、面積が分散です。面積の和が全体の分散になるので、いちばん大きい工程の辺を詰めると全体が大きく縮み、小さい工程を詰めても全体はほとんど変わりません。

分散は感度係数と標準偏差の積の二乗和なので、感度係数の大きい工程の標準偏差を1つ詰めると、コーナーの幅が最も効率よく縮みます。どの工程が効いているかは感度解析で確定するので、手を入れる先は感度係数の大きい工程へ絞れます。裏を返すと、感度の低い工程をいくら磨いても、コーナーの幅はほとんど縮みません。

工程能力と計測のサンプリングで、分布の位置と形をつかむ

Section titled “工程能力と計測のサンプリングで、分布の位置と形をつかむ”

工程能力は、分布が規格の内側にいるかを数字にします。ソニーセミコンダクタソリューションズは、管理図を各工程で連続的に工程品質の変化を監視する手法として活用し4、重点管理項目について工程能力指数のCpとCpkを算出して、レベルが低い項目は工程改善を行っています。正規分布では、平均の±3σの間に99.7%が入ります。JEITAの計測の章は、CpとCpkがともに1.00であれば歩留まり99.75%に相当するとしています。

計測のサンプリングの決め方は、分布の見え方を左右します。JEITAの計測の章の実データでは、APCの制御後のロット間ばらつきが、計測するウェーハ枚数を増やしても、ウェーハ内の計測ポイント数を増やしても改善しました。最も経済的なのは、ウェーハ内1ポイント計測でウェーハ枚数を増やす方法です。ただし、その1点でロット全体の平均を代表できているかは別の問題で、乖離があれば、ロット間ばらつきが小さくなってもロット平均と目標値のずれが残ります。計測を減らせばサイクルタイムと計測装置の台数を抑えられ、増やせば分布の推定精度が上がります。

露光量とデフォーカスの組も、コーナーとして計算する

Section titled “露光量とデフォーカスの組も、コーナーとして計算する”

コーナーという考え方は、露光条件にも使われます。リソグラフィDRCは、全グリッドでプロセスのコーナー条件、すなわち最大または最小の露光量と、最大または最小のデフォーカスの組で2次元形状を計算します3。この計算で、パターン間のショート、パターンの局所細り、ライン端の後退、前工程パターンとのコンタクト面積の減少といったHot Spotを効率よく抽出できます。

露光条件のコーナー
露光量デフォーカス最小最大最小最大中心条件四隅がコーナー条件抽出するHot Spotショート局所細りライン端の後退接触面積の減少
露光量とデフォーカスの最大・最小を組んだ四隅で2次元形状を計算すると、ショートや細りなどのHot Spotが浮かび上がります。

プロセスウィンドウの四隅と電気特性の四隅は、同じ組み立てです。焦点深度の端で形が保たれることを示す作業と、しきい値の端で回路が動くことを示す作業が、別々の面で走っています。工場の仕事は、実際の分布をその内側に収め続けることになります。

コーナーを増やせば検証が増え、広いまま残せば周波数が下がる

Section titled “コーナーを増やせば検証が増え、広いまま残せば周波数が下がる”

工場・装置・時期といった製造条件によるばらつきには、設計マージンの確保やコーナー条件でのサインオフで対応しています5。タイミングのサインオフはサインオフタイミングで扱います。微細化が進むほど設計マージンもコーナー数も増えて守る条件が多くなり、設計期間や品質維持への影響が問題になっています。コーナーを増やせば取りこぼしは減りますが、検証の回数はコーナーの数だけ増えます。

逆向きの方法が、Manufacturing For Designです。製造ばらつきを縮めると、設計時に織り込む電気的特性のばらつき幅、つまりコーナー条件が狭まるので、設計側では電気的特性や特性歩留を上げやすくなります。製造側の努力でGeometrical Process Windowを縮小すると、電気的特性のコーナー条件の分布も狭まります。工場がばらつきを縮めた分は、歩留まりだけでなく設計側の余裕にもなります。

ITRSが挙げる解決策の候補の1つは、ばらつきを考慮した合成とタイミングで2、その効果は過剰に悲観的なクロック周波数を避けられることです。コーナーを広く取ったままにすると、出荷する製品の動作周波数が下がります。

よくある質問（FAQ）

Section titled “よくある質問（FAQ）”
プロセスコーナーとは何ですか？

製造ばらつきが端まで振れたときの素子の出来上がりを、いくつかの決め打ちの組にまとめたものです。工場・装置・時期による製造ばらつきには、設計マージンの確保やコーナー条件でのサインオフで対応しています。

コーナーの数字はどこから来ますか？

工場の電気特性検査の規格幅から来ます。SkyWaterのSKY130のPDKでは、1.8VのNMOSのしきい値パラメータで、コーナーの列の最小値と最大値が同じ行の電気特性検査の下限と上限に一致しています。

コーナーの幅はどのくらい影響しますか？

SKY130で1.8VのNMOSとPMOSで組んだ143段のインバータのFO=1遅延は、電気特性検査の代表値31.8ps、下限24.7ps、上限44.1psで、上限は下限の約1.8倍です。この行はコーナーの列が空欄で、幅は検査の値で示されています。

ばらつきは何で決まりますか？

チップの全変動はロット間変動、ウェーハ間変動、チップ間変動の3つで表せ、それぞれの分散の和が全チップ変動になります。電気特性のばらつきは各プロセスのばらつきに感度係数を掛けた線形和で表せ、トランジスタ特性はゲート長、サイドウォール幅、エクステンション、HALO、アニールなどのばらつきの影響を受けます。

露光条件のコーナーとは何ですか？

リソグラフィDRCでは、全グリッドでプロセスのコーナー条件、すなわち最大または最小の露光量と最大または最小のデフォーカスの組で2次元形状を計算し、ショートや細り、ライン端の後退といったHot Spotを抽出します。

工場側でコーナーを狭めるにはどうしますか？

感度係数の大きい工程のばらつきを詰めます。製造ばらつきを縮めると、設計時に織り込む電気的特性のばらつき幅、すなわちコーナー条件が狭まり、設計側では電気的特性や特性歩留を上げやすくなります。

コーナーを増やすと何が悪くなりますか？

検証にかかる時間です。微細化が進むほど設計マージンもコーナー数も増えて守る条件が多くなり、設計期間や品質維持への影響が問題になっています。

比較・違いを学ぶ

Section titled “比較・違いを学ぶ”

関連用語

Section titled “関連用語”

この用語を関連用語に挙げているページ

同じ分類「劣化と余裕」の用語（20語のうち8語）

半導体用語集の「劣化と余裕」へ戻る

出典

Section titled “出典”
5件を表示
  1. 1
    SkyWater：SKY130 PDK Device Detailsskywater-pdk.readthedocs.io ↩
  2. 2
  3. 3
  4. 4
  5. 5