レイアウト依存効果（LDE）とは

THEME 03 トランジスタ形成 · 集積の作り込みLayout Dependent Effect

← 02THEME 03 トランジスタ形成04 →

レイアウト依存効果（LDE: Layout Dependent Effect）とは、まわりに並んだセルやパターンから受けるストレスの影響で、同じ回路図のトランジスタでも特性が動く現象です。同じセルを並べても、隣に何が置かれるかで特性が変わります。

45nm以降の世代でオン電流を上げるためにストレス技術を使うようになると、エッジまでの距離によって特性が変わる問題が目立つようになりました。

応力は、複数のエッジまでの距離で決まる

応力を決める距離

STIの幅は隣に置かれるセルによって変わるので、同じセルでも配置によって受ける応力が変わります。

DSL（Dual Stress Liner）のエッジは通常Nウェル層のエッジなので、トランジスタとNウェルのエッジ間の距離をストレスのモデリングで考慮する必要があります¹。ゲートのポリシリコンとコンタクトホールの距離も応力に影響します。エッジの種類は複数あり、それぞれの距離が特性を変えます。

STIの幅（アクティブスペーシング）も隣に置かれるセルによって変わるので、45nm以降のプロセスではレイアウト依存効果を考慮する必要があります。

エッジに近いほど、飽和電流は大きく変わる

飽和電流の変化量

DSLの影響でNMOS/PMOSの飽和電流が25%変化し、周辺のポリ間隔が250nm以下では約10%低下します。

Cadenceが示すグラフでは、NMOSとPMOSの飽和電流がDSLの影響でおよそ25%変化します²。実装されるセルの種類によって、これだけのタイミングの差が生まれます。周辺のゲート（ポリ）の間隔が250nm以下になると飽和電流Isatは約10%低下し、エッジからの距離が近いほど影響は大きくなります。

縦方向にウェルが近づくほどNMOSのIsatは低下し、デバイスの幅が狭いほど低下の度合いも大きくなります。エッジの影響の大きさは、素子の寸法にもよります。

ウェル近接効果は、注入の不均一でしきい値電圧を変える

ウェルエッジ・プロキシミティ・エフェクト（WPE）では、ウエル・イオン打ち込み工程でフォト・レジストのエッジ近傍のイオンが散乱し、ウエル打ち込み濃度が不均一になります³。その結果、ウェル近傍のトランジスタのしきい値電圧が変化します。

WPEは応力効果とは起源が別の現象です。Cadenceは、ストレスライナーのエッジがウェルのエッジと重なるため、WPEを同じモデリングの対象に含めるとしています¹。この効果を表すため、SPICEのインスタンスパラメータとしてSCA・SCB・SCCが追加されています³。エッジからの距離が、パラメータとして回路シミュレータに渡されます。

測った距離をモデルへ渡して設計する

ストレス考慮設計は、半導体製造方法によるストレスがトランジスタの特性に与える影響を考慮した設計手法です³。ストレスのレイアウト依存性は、新たな特性ばらつきの原因にもなります。

ストレスコンパクトモデルは、レイアウトパラメータ（間隔、幅など）を測って入力とし、素子の電気特性の変動値（ΔVth/ΔU0）を出力します。STIでも、分離領域に起因する応力が素子特性に与える影響が新たな設計課題になっています。分離の構造そのものが、レイアウト依存効果の発生源の1つです。

ストレスを強く使うほど、ばらつきとモデル化の手間が増える

ストレス技術を積極的に使えば、電流能力を大きく引き上げられます。その代わり、同じストレスが周辺のセル配置しだいで強さを変えるため、レイアウト依存効果としての特性ばらつきが増えます。測長とモデル化を厚くすれば予測精度は上がりますが、TEGからの実測やモデル作成に手間がかかります。ストレスを弱めに抑えれば設計は素直になりますが、稼げる電流能力を手放すことになります。

よくある質問（FAQ）

レイアウト依存効果（LDE）とは何ですか？

周辺から受ける影響で、トランジスタの特性が動く現象です。英語ではLayout Dependent Effectと呼びます。同じ回路図のセルでも、隣の配置によって特性が変わります。

なぜ45nm以降で目立つのですか？

ストレス技術がCMOS ICの性能向上に積極利用されるようになった世代だからです。Cadenceは、ストレスによるタイミングばらつきをおよそ15%としています。

DSLとは何ですか？

Dual Stress Linerの略です。DSLのエッジは通常Nウェル層のエッジなので、トランジスタとNウェルのエッジ間の距離をモデリングで考慮する必要があります。

STIの幅も影響しますか？

影響します。STIの幅（アクティブ・スペーシング）は隣に配置されるセルしだいで変わるため、レイアウト依存効果の考慮が要ります。

ウェル近接効果（WPE）とは何ですか？

ウエル・イオン打ち込み工程でフォト・レジスト・エッジ近傍のイオンが散乱してウエル打ち込み濃度が不均一になり、ウェル近傍のトランジスタのしきい値電圧が変化する現象です。ストレス効果と起源は別ですが、エッジの位置が関わる点は共通します。

どのくらい特性が動くのですか？

Cadenceが示す例では、DSLの影響でNMOS/PMOSの飽和電流が25%変化し、周辺ポリのスペーシングが250nm以下だと約10%低下します。

どうやって設計へ織り込みますか？

レイアウト・パラメータを測長し、電気特性変動値（ΔVth/ΔU0）を出力するストレス・コンパクト・モデルを使います。測って、モデルへ写す設計です。

比較・違いを学ぶ

STI（素子分離）とは── 応力の発生源の一つ
応力記憶技術（SMT）とは── 意図して加えるストレス
ひずみシリコンとは── ストレスが動かす先の特性
ダイ内ばらつきとは── レイアウト依存効果が積み上がった先

出典

3件を表示