センスアンプとは

← 07THEME 08 デバイスと回路09 →

センスアンプとは、ビット線に出た微小な電位差を、電源電圧いっぱいの論理値まで増幅する回路です。 DRAM では、増幅した値をセルへ書き直す役目も担います。読み出しを始めてから出力が出るまでのアクセス時間は、主にセンスアンプの性能で決まります¹。小さな信号をどれだけ速く確実に判別できるかが、メモリの速さを決めます。

75 mV の信号を、電源電圧まで広げる

ビット線対の電圧

1/2 Vccにそろえたビット線対のうち、セル側が75 mVだけ動きます。1.5 Vの20分の1しかないこの差を、センスアンプが電源電圧と接地へ引き離します。

ビット線容量が蓄積容量に比べて 10 倍以上あるため、読み出し電圧は小さくなり、Vcc = 1.5 V で 75 mV 程度です²。この値を当てはめると、信号は電源電圧の20分の1です。この微小電圧を、センスアンプで増幅します。

増幅の出発点は、プリチャージで揃えた 1/2 Vcc です。ここから上へ 75 mV 振れたか下へ 75 mV 振れたかが、そのままデータの 1 と 0 になります。センスアンプはこの差を検出して一方を電源電圧まで引き上げ、もう一方を接地まで引き下げます。入力の差が小さいほど、判別に時間がかかります。

読み出しで値が消えるので、増幅した値を必ず書き直す

破壊読み出しと再書き込み

ワード線を開いた時点でセルの電荷はビット線へ移り、値は失われます。増幅した値を書き直して戻し、この動作を全セルへ定期的に回すのがリフレッシュです。

ワード線を開いた時点で、セルの電荷はビット線へ移っています。読み出しを終えた時点で、セルの値は失われています。

センスアンプが電源電圧まで広げた値は、そのままセルへ書き直せます。読み出しと再書き込みが同じ回路の同じ動作で片付く点が、この構成の要点です。一定時間ごとにこの読み出し・増幅・再書き込みをすべてのメモリセルへ行い、信号電荷の消失を補償する必要があります²。これがリフレッシュです。

判別の速さと精度は、ビット線に出る信号の大きさで決まる

入力の差が大きいほど、センスアンプは速く確実に判別します。したがって読み出しの速さは、ビット線に出る 75 mV をどこまで確保できるかに直結します。手は、セル側の蓄積容量を増やすか、ビット線を短く区切って容量を減らすかの 2 つです。三次元キャパシタが「蓄積容量を一定に保つため」²の構造とされるのは、この側からの要求でもあります。

センスアンプは小さな電圧の振れで起動して振幅を抑えますが³、同時にノイズも増幅します。微細なプロセスでは配線どうしの結合ノイズが大きく、ビット線の対の両方へ等しく乗るように配線を組みます。75 mV という幅は、素子のばらつきや電源の揺れと同じ桁に近いため、センスアンプ自身の対称性が読み出しの精度を左右します。

SRAMでは差動型が多く、ビット線へ帰還させるかで速さと安全が分かれる

帰還の有無

増幅した信号をビット線へ戻すラッチ型は速さと消費電流で有利です。出力がビット線へ戻らない型は、一時的に誤動作してもセルの内容までは壊しません。

SRAMのビット線は対で組まれ、メモリセルがどちらか一方の電位を下げます。SRAMでは多くの場合、差動型センスアンプを用います²。ビット線が対なので速度などの特性で有利な差動型にしますが、面積を最小にする点では最適とは限らず、片方のビット線をインバータに入力して増幅する方式も一部に見られます。

同期式では、増幅した信号をビット線へフィードバックするラッチ型が多く使われ、高速化と低消費電流化に有利です。帰還のないラッチ型やカレントミラー型のように出力がビット線の動作に影響しない型では、一時的に誤動作することはあってもメモリセルの内容までは壊れません。ビット線対だけでなく、センスアンプの入出力の各ノードにイコライズをかけても、同様の効果が得られます。

センスアンプは入力のビット線が中間レベルにあるため、動いているあいだ直流電流が流れます。通常数 ns のATDパルスの幅を数十 nsに延ばし、このパルスでワード線の選択とセンスアンプの活性化の時間を制限すれば、動作時間を短くして消費電流を抑えられます。

2T0C 構成では、読み出しが値を奪わない

書き込み用と読み出し用の薄膜トランジスタ 2 個でセルを組み、読み出し側の寄生容量を記憶ノードに使う2T0C 構成では⁴、読み出しがトランジスタの電流として出ます。トランジスタの電流で値を測る形になるため、読み出しがセルの値を奪う性質も消えます。

imecは、この構成の保持時間が一般的な DRAM のリフレッシュ間隔の約 1,000 倍⁴だとしています。再書き込みの頻度が下がれば、そのぶん帯域と電力が空きます。

読み出しの確かさは、配列の密度と引き換えになる

ビット線を短く区切れば入力の差が大きくなり、増幅が速く確実になります。その代わりセンスアンプの数が増え、セル以外が占める面積が広がります。センスアンプを大きく作れば対称性が上がってノイズに強くなりますが、これも面積です。読み出しの確かさは、配列の密度を削って買う量です。

よくある質問（FAQ）

センスアンプとは何ですか？

ビット線に出た微小な電位差を、電源電圧いっぱいの論理値まで増幅する回路です。メモリのアクセス時間は、主にこの回路の性能で決まります。

どのくらいの信号を受けますか？

Vcc = 1.5 V のとき、ビット線に出る信号は 75 mV 程度です。ビット線容量が蓄積容量の10倍以上あるため、信号はこの大きさまで小さくなります。

なぜ増幅が要りますか？

後段の回路が論理値として受け取れる幅まで広げるためです。あわせて、増幅した値をセルへ書き直す動作にも使います。

破壊読み出しとは何ですか？

読み出しそのものがセルの電荷を奪う性質です。DRAM ではワード線を開いた時点で電荷がビット線へ移るため、読んだ後は再書き込みが要ります。

リフレッシュとどう関係しますか？

一定時間ごとに読み出し・増幅・再書き込みという一連の動作を全メモリセルへ行い、信号電荷の消失を補償する必要があります。この動作がリフレッシュです。

いくつ要りますか？

ビット線の区切りごとに要ります。区切りを細かくすれば読み出しは速く確実になり、周辺回路の面積が増えます。

SRAM でも使いますか？

使います。SRAMでは多くの場合、対になったビット線の差を受ける差動型を用います。SRAM のセルは自分で値を保つため、読み出しの後もセルの値が保たれます。

比較・違いを学ぶ

ビット線とは── 入力の 75 mV がどこから来るか
データ保持とは── リフレッシュの間隔を左右する側
DRAMセルとは── 書き直す相手の構造
SRAMビットセルとは── 読み出しの後も値が残る構成

出典

4件を表示

1
NPTEL（インド工科大学群）：講義スライド 30.3archive.nptel.ac.in ↩
2
電子情報通信学会：知識ベース 10群（集積回路）4編（メモリLSI）2章揮発性高速RAM、浜本毅・木原雄治（2010年版）ieice-hbkb.org a b c d
3
ハーベイ・マッド大学：E158 講義15 SRAM（D. Harris）pages.hmc.edu ↩
4
imec：Disrupting the DRAM roadmap with capacitor-less IGZO-DRAM technologyimec-int.com a b