ゲインセル（2T0Cメモリ）とは

← 07THEME 08 デバイスと回路09 →

ゲインセル（2T0C）とは、独立した容量を作らず、トランジスタ2個だけで電荷を蓄えるメモリセルです。 電荷の置き場は読み出しトランジスタのゲートで、寄生容量が蓄積素子になります。通常の1T1C DRAMはセルを微細化するほど容量そのものを確保しづらくなり、ゲインセルは容量を作らずに済ませてこの問題を避けます。代わりに背負うのは、小さな容量から電荷が漏れる速さで、それを決めるのがトランジスタのオフ電流です。勝負どころは、オフ電流をどこまで下げられるかの一点です。

書き込みと読み出しを2個のトランジスタに分け、電流で増幅して読む

書き込みトランジスタは、2個目のトランジスタのゲートにつながる蓄積ノードへ電圧として値を書き込みます¹。読み出しトランジスタは電流源として働き、蓄積ノードの電荷を保ったまま非破壊で読み出します。読んだ直後に元の値を再び書き込む手間を省けます。読み出し電流は蓄積電荷の流れより増幅されるため、こうしたセルはゲインセルと呼ばれます。imecは、外付けの容量を持つ2T1C構成もこの名で呼んでいます。

2個のトランジスタには、逆向きの要求がかかります。imecは、読み出しトランジスタにはIRドロップを抑えるために低いオン電流が要り、書き込みトランジスタには妥当な時間で書き込むために1µA/µmを超えるオン電流が要るとしています。役割を分けた効果は速さと耐久性に表れ、imecは、セルが10¹¹サイクル超の読み書きに耐え、書き込み時間は10ns未満だとしています²。

2T0Cでは、外付けの容量が抜けてゲートの容量だけが残る

2T1Cと2T0Cの回路

2T1Cでは蓄積ノードの電荷を外付け容量、ゲート容量、寄生容量の3つが持ちます。2T0Cは外付け容量を省き、読み出しトランジスタ自身の容量だけで電荷を持ちます。

蓄積ノードの容量は外付けの容量、読み出しトランジスタのゲート酸化膜の容量、寄生容量の3つで決まります¹。2T0C（2トランジスタ・0キャパシタ）構成のセルはIGZO薄膜トランジスタ2個からなり、このうち外付けの容量を省いて、読み出しトランジスタの寄生容量を蓄積素子として使います³。電荷を持つのは読み出しトランジスタのゲートスタックそのものです。

容量を独立した部品として作らずに済むので、セルの面積を抑えやすくなります。その代わり、蓄積ノードの容量はトランジスタ1個ぶんの小さな値に限られます。小さな容量で値を長く保てるかどうかは、漏れ出す電流の小ささにかかっています。

保持時間はオフ電流で決まり、imecは400秒超から4.5時間超へ伸ばした

imecの保持時間の推移

オフ電流が100分の1未満になる間に、保持時間は400秒超から4.5時間超へ伸びました。ゲート長を14nmへ縮めたセルも100秒超を保ちます。

imecは、IGZO薄膜トランジスタの極めて低いオフ電流が保持時間の長さに直結するとしています。imecは2020年のIEDMで、2個のIGZO薄膜トランジスタだけで容量を持たないDRAMセルを初めて実証しました²。このセルは300mmウェーハ上のゲート長45nmのトランジスタで作られ、抽出したオフ電流3×10⁻¹⁹A/µmにより保持時間400秒超を示したとしています³。2021年のIEDMでは保持時間1000秒超を報告し、ゲート長を前例のない14nmまで縮めても保持時間100秒超を保ったとしています。

imecは、その後の改良でオフ電流が3×10⁻²¹A/µm未満、保持時間が4.5時間超に達し⁴、これは2T0C素子として過去最小のオフ電流だとしています。4.5時間を秒に直すと16,200秒で、オフ電流を100分の1未満にする間に、保持時間は400秒の約40倍に伸びた計算です。

オフ電流を下げる手段は材料だけではありません。imecは、トランジスタの加工をイオンビームエッチング（IBE）からRIEに変えると、イオンビームエッチングで起きる金属の再付着がなくなり、外因性のリーク経路が抑えられて保持時間が延びたとしています。

微細化はゲインセルの保持時間を縮め、リフレッシュを増やす

ゲインセルは混載DRAM（eDRAM）の一種で、SRAMに代わる高密度で低リークな選択肢とみなされています。EPFLの研究室は、微細化がゲインセルの保持能力を下げ、頻繁なリフレッシュでメモリにアクセスできる時間が削られるとしています⁵。対策の候補として同研究室が挙げるのは、動作中にトランジスタのしきい値電圧を変えられるボディバイアスです。

この課題に照らすと、IGZOのセルの価値はゲート長14nmで100秒超という結果にあります。

低温で作れるので、配線層の中に積み重ねられる

imecは、IGZO薄膜トランジスタが低温プロセスで作れるためBEOL（配線）工程と両立し⁴、セルの3次元積層を可能にするとしています。前工程のトランジスタを避けて配線層の中に何層も重ねられれば、同じ面積でより多くのビットを持てます。

記憶に加えて、演算の一部を担わせる使い方も検討されています。imecは2×2アレイで多値プログラミングと積和演算（MAC）動作を実証したとしています¹。セルごとに異なる重みの電圧を書き込み、400秒後も電圧の水準が区別できたことから、imecは1セルで多値を持てるとしています。蓄積ノードの電圧をそのままアナログの重みとして使う発想です。

面積と積層を得る代わりに、保持はオフ電流しだいになる

容量を独立に作らなければ面積を抑えられ、配線層の中に積み重ねられます。その代わり蓄積ノードの容量は読み出しトランジスタのゲート容量と寄生容量という小さな値に限られ、オフ電流をどこまで下げられるかが保持時間の上限を決めます。トランジスタを2個使うため、1個で済む構成に比べて配線と制御は増えます。DRAMの置き換えを狙うなら、見るべき指標は保持時間とオフ電流の組です。

よくある質問（FAQ）

ゲインセルとは何ですか？

書き込み用と読み出し用の2個のトランジスタで値を持つメモリセルです。2T0C型はIGZO薄膜トランジスタ2個からなり、蓄積容量を省いて、読み出しトランジスタの寄生容量を蓄積素子として使います。

1T1Cの通常のDRAMと何が違いますか？

1T1Cはトランジスタ1個と独立した容量1個で電荷を蓄えます。2T0Cは容量を別に作らず、読み出しトランジスタのゲートを蓄積ノードにして、電荷を保ったまま電流で読み出します。

なぜ長く保持できるのですか？

imecは、IGZO薄膜トランジスタの極めて低いオフ電流が保持時間の長さに直結するとしています。オフ電流は2020年の3×10⁻¹⁹A/µmから、その後3×10⁻²¹A/µm未満まで下がりました。

保持時間はどのくらいですか？

imecは2020年のIEDMでゲート長45nmのセルで400秒超、2021年のIEDMで1000秒超を報告し、その後の改良で4.5時間超に達したとしています。

微細化するとどうなりますか？

ゲインセル一般では、微細化で保持時間が縮み、リフレッシュが増えることが課題とされています。imecはIGZOのセルで、ゲート長を14nmまで縮小しても保持時間100秒超を維持したとしています。

書き換えの耐久性はどうですか？

imecは、10¹¹サイクル超の読み書きに耐え、書き込み時間は10ns未満だとしています。

配線層の中に積めますか？

積めます。IGZO薄膜トランジスタは低温プロセスで作れるためBEOL（配線）工程と両立し、imecはセルを3次元に積層できるとしています。

比較・違いを学ぶ

IGZOトランジスタとは── オフ電流を支える材料
DRAMセルとは── 容量を独立に持つ側
データ保持時間とは── オフ電流に左右される上限
3D DRAMとは── 積み重ねる先

出典

5件を表示

1
imec：IGZO-based DRAM for energy and area-efficient analog in-memory computingimec-int.com a b c
2
imec：Capacitor-less IGZO-based DRAM cell: excellent retention, endurance and gate-length scalingimec-int.com a b
3
imec：Capacitor-less IGZO-based DRAM cell with >400s retention timeimec-int.com a b
4
imec：Disrupting the DRAM roadmap with capacitor-less IGZO-based DRAM technologyimec-int.com a b
5
EPFL 電気通信回路研究室：ゲインセルメモリの研究紹介epfl.ch ↩