FeFET（強誘電体FET）とは
FeFET（強誘電体FET）とは、ゲート絶縁膜を強誘電体にしたトランジスタです。 絶縁膜の分極の向きがしきい値電圧を動かすため、その向きが1ビットの値になります。キャパシタ型の強誘電体メモリは、値を取り出すたびに分極が壊れ、書き直す動作が遅延と消費電力と耐久の3つを同時に削ります。FeFETは電流を測るだけで値が分かるので、この後始末が要りません。勝負どころは、しきい値の差をどれだけ広く、どれだけ長く保てるかと、その膜を配線の上で作れる温度に収められるかです。
分極の2状態が、しきい値電圧を2つへ割る
Section titled “分極の2状態が、しきい値電圧を2つへ割る”強誘電体にしたゲート絶縁膜は、2つの安定な残留分極状態を持ちます。imecは、この2状態が電源を切ってもトランジスタのしきい値電圧を変えたまま残り、2値がしきい値電圧に記録される1と説明しています。分極はチャネル側へ向かう電界を作り、向きによってチャネルを反転させるのに要るゲート電圧が変わります。その差がメモリの信号です。
書き込みは、ゲートにパルスを掛けて分極状態を切り替えます。たとえば正のパルスを掛けるとしきい値電圧が下がり、セルはオン状態になります。読み出しはドレイン電流を測るだけで、分極を反転させる操作を含まないため、値はそのまま保たれます。
HZOとIGZOで作った素子では、メモリウィンドウが1.7V超、オンオフ比が10^5超、保持が10^6秒超、耐久が10^6サイクル超、応答が1μs未満と報告されています2。同じ論文は、FeFETでは絶縁膜のリーク電流が情報の保持、安定性、応答速度、消費電力を大きく左右するとしています2。
強誘電性はHfO2の結晶相から生まれ、膜を縮めるとばらつく
Section titled “強誘電性はHfO2の結晶相から生まれ、膜を縮めるとばらつく”FeFETの絶縁膜に使うHfO2系の強誘電性は、結晶相から生まれます。HfO2にシリコンなどを添加すると、強誘電相である直方晶の相を安定させられる1ことが見つかっています。HZOはこの系統の材料です。
弱点は微細化の側に出ます。imecは、HfO2層の寸法を縮めると層の中の結晶粒の数が大きく限られ、粒ごとに分極の向きがそろわないため外部電界への応答がばらつき、大きなばらつきにつながるとしています1。セルを小さくするほど、1個のセルを支える粒が減っていきます。
膜厚の選び方にも同じ引き合いがあります。HZOとIGZOのレーザ工程の研究では、レーザアニールした8nmのHZO膜が比較的優れた分極特性を示しましたが、リーク電流と素子の安定性の両方を考えて膜厚を10nmに最適化しています2。
フラッシュは電荷を運び、FeFETは分極を反転させるだけ
Section titled “フラッシュは電荷を運び、FeFETは分極を反転させるだけ”フラッシュメモリは、電荷を絶縁膜の向こうへ運んで閉じ込めます。膜を越えさせるために高い電圧と時間が要り、越えるたびに膜が痛むため、書き換え回数に上限が付きます。
FeFETは分極の向きを反転させるだけです。電荷は膜の内側に留まるので、低い電圧で速く書けます。書き換え回数も、報告値で10^6サイクル超まで来ています。imecは、3D NANDの20Vに対して垂直FeFETは約4Vで書ける可能性があり、信頼性とスケーラビリティの改善につながるとしています1。この2つの値に当てはめると、書き込み電圧は5分の1です。imecは垂直FeFETを3D NANDフラッシュの新たな対抗候補と位置づけ、パートナーとともに2016年から垂直FeFETの産業連携プログラムを続けています。
imecは5ワード線の垂直積層と、バックゲートによる消去を示した
Section titled “imecは5ワード線の垂直積層と、バックゲートによる消去を示した”imecは、5ワード線の垂直積層FeFETメモリセルを初めて機能する形で実証し、素子を上へ積み重ねて記憶密度を上げたとしています3。縦に積むことで、面積あたりのビット数を稼ぐ方向です。
消去効率はFeFET技術の主要な課題の1つで、imecはバックゲートを加えたデュアルゲート構成によって改善したとしています。書き込みと消去で必要な電界の作り方が非対称になるため、消去側に工夫が要ります。
imecは、チャネルに酸化物半導体を使うFeFETを高密度メモリ向けの候補に数えています。IGZOトランジスタが低温で作れることが、積層の前提になります。
低温で作れることが、積層の条件になる
Section titled “低温で作れることが、積層の条件になる”FeFETを配線層の上へ積むには、下にあるトランジスタと配線を傷めない温度で強誘電体を結晶化させる必要があります。プロセス温度をポリイミド基板に対応する250℃未満へ収めた2例では、355nm・30nsのパルスレーザで熱の入る深さを絞り、HZOへ280mW、IGZOへ70mWを当てています。波長が短いので、光の侵入深さは30〜50nmと浅くなります2。
レーザの出力にも上限があります。同じ論文は、HZO膜を薄くしレーザ出力を上げると分極特性を高められる可能性がある一方、熱エネルギーが大きいぶん亀裂ができるおそれも増すとしています。
下にあるトランジスタと配線をそのまま保てるなら、配線層の上へ段を積み増せます。工程にかけられる熱バジェットが、積層の可否を決めます。
得るのは保たれる記憶と速い書き換え、払うのは消去効率と設計の窮屈さ
Section titled “得るのは保たれる記憶と速い書き換え、払うのは消去効率と設計の窮屈さ”FeFETで得られるのは、読み出しでも保たれる記憶と、低い電圧で速い書き換え、そして縦へ積める構造です。差し出すのは、消去側の効率、分極の向きを保つ界面の品質、膜を縮めたときの結晶粒によるばらつき、そして書き込みと読み出しで同じゲートを使うことによる設計の窮屈さです。メモリ担当は、メモリウィンドウと保持と耐久を同じ表へ載せて判断します。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”FeFETとは何ですか？
ゲート絶縁膜を強誘電体にしたトランジスタです。絶縁膜の2つの安定な分極状態がしきい値電圧を動かすので、その状態が1ビットの値になり、電源を切っても残ります。
なぜ読み出しで分極が保たれるのですか？
読み出しはゲート電圧を掛けてドレイン電流を測るだけだからです。分極を反転させる操作を含まないため、値はそのまま保たれます。
メモリウィンドウはどのくらいですか？
HZOとIGZOで作った素子で、1.7V超のメモリウィンドウが報告されています。オンオフ比は10^5超です。
保持と耐久はどのくらいですか？
同じ素子で、保持は10^6秒超、耐久は10^6サイクル超、応答は1μs未満と報告されています。絶縁膜のリーク電流が保持・安定性・応答速度・消費電力を左右します。
どこまで積めますか？
imecは2026年6月、5ワード線の垂直積層FeFETメモリセルを初めて機能する形で実証したとしています。素子を上へ積み重ねて記憶密度を上げる方向です。
消去の効率が課題だと聞きました
消去効率はFeFET技術の主要な課題の1つです。imecは、バックゲートを加えたデュアルゲート構成によって消去効率を改善したとしています。
フラッシュメモリと何が違いますか？
フラッシュは電荷を膜の向こうへ運んで閉じ込めます。FeFETは分極の向きを反転させるだけなので、低い電圧で速く、書き換え回数も多く取れます。imecは、垂直FeFETなら3D NANDの20Vに対して約4Vで書ける可能性があるとしています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- 強誘電体メモリとは── キャパシタ型を含む総称の側
- フラッシュメモリとは── 電荷を閉じ込めて記憶する側
3件を表示
- 1
- 2
- 3