SRAMビットセルとは

← 07THEME 08 デバイスと回路09 →

SRAMビットセルとは、2つのインバータを互いの入力へたすき掛けに結び、左右へアクセストランジスタを据えた記憶セルです。 合計6トランジスタの構成が標準です。DRAMは2素子で済むのに、SRAMは3倍の6素子を使います。2つのインバータが互いの入力を支え合う形にすると、電源がある間は書き直しを挟まずに値が保たれるからです。その代わり、セルの面積がメモリの容量とチップの大きさを決めます。

2つのインバータが互いを支え、その釣り合いが値になる

6トランジスタの回路

2つのインバータは互いの出力を相手の入力に受けるので、片方の記憶ノードが高いともう片方は低い状態で釣り合います。左右のアクセストランジスタがこの2つのノードをビット線対へつなぎます。

SRAMは、記憶を保つあいだ内部回路が止まったままでよい揮発性RAMで、記憶を保つ手段として¹フリップフロップを使う、RAMの基本形です。2つのインバータの出力を互いの入力へ結ぶと、片方が高いときもう片方が低い状態で釣り合い、この釣り合いがそのまま記憶している値になります。セルはラッチのように1ビットを保持し、読み出しと書き込みができなければなりません²。

左右のアクセストランジスタがワード線で開き、内部の状態をビット線へ出します。インバータ2個で4素子、アクセス2個を足して6素子が標準です。

読み出しはビット線を両方高くそろえてから、書き込みは片方を低く駆動してからワード線を開く

読み出しと書き込みの手順

読み出しではビット線を両方高くそろえてからワード線を開き、セルが片方を下げます。書き込みでは片方を高く、もう片方を低く駆動してからワード線を開き、セルの状態をそちらへ合わせます。

読み出しでは、ビット線を両方とも高くプリチャージしてから、ワード線を開きます²。ビット線は対構成で、メモリセルがどちらか一方を駆動して電位を下げ、その差をセンスアンプが増幅します。書き込みでは、片方のビット線を高く、もう片方を低く駆動してから、ワード線を開きます。

この手順の裏には、読み出しの安定性とポートの数の取り合いがあります。アクセストランジスタを増やすと読み出しの安定性が損なわれるので、多ポートのSRAMは読み出しを記憶ノードから切り離して組みます。片側だけのビット線にすれば、面積を節約できます。トランジスタの駆動力の比を合わせて読み書きを安定させる設計は、GAAでシート幅を選べるようになったことで選択肢が増えました。

DRAMの3倍の素子を払い、書き直しを省く

DRAMのセルは、キャパシタとセルトランジスタの2素子です。面積は小さい代わりに、蓄えた電荷が減る前の書き直しが要ります。SRAMは6素子を使い、素子数で3倍を払う代わりに、電源がある間は値が保たれ、読み出した後もセルの状態が保たれます。その代わりセルが大きく、大容量ではDRAMに譲ります。

DRAMが登場したことで、区別のためにStaticという修飾詞が加えられました。呼び分けの出発点が、この書き直しの有無です。

セル面積は平均120 F2程度で、隣のセルと接点を分け合って詰める

セルの敷き詰め

講義の例ではセルが26×45 λで、電源、接地、ビット線のコンタクトを隣のセルと共有しながら敷き詰めます。

セルの大きさは決定的に重要で、講義の例では26×45 λ、産業界ではさらに小さくなります²。セルは電源、接地、ビット線のコンタクトを隣と共有しながら敷き詰めます。実際の平均では、デザインルールをFとすると120 F2程度です¹。

セルの方式も面積と速度で選ばれてきました。歴史的には単体SRAMのメモリセルにCMOS型と高抵抗負荷型の2種類があり、高抵抗負荷型はその後TFT負荷型へ発展しました。高速化の観点では、セルが小さくアレイ内と周辺の配線長を抑えられる高抵抗負荷型が有利です。CMOS型は周辺回路と同じCMOSで組むのでメモリセルに特有の構造が要らず、特性も優れます。その強みは低電圧動作と低スタンバイ電流で、電源電圧が高い時代には発揮できませんでした。

単体SRAMは、待機電流を詰める型と速度を取る型に分かれる

単体SRAMは、低消費電力志向のLPSRAMと高速SRAMに分かれます。LPSRAMはスタンバイ電流を1 μA以下にすることで、安価な電池でも長時間の記憶保持ができます¹。高速SRAMは、CPUに近い部分で使うものだと1 GHz程度の高速動作を求められる場合もあります。電源電圧を下げる限界は、原理的にはPチャネルトランジスタとNチャネルトランジスタのしきい値電圧の絶対値の和です。

極限的な高速特性と低消費電力特性の両方を同時に満たすのは難しく、同じ技術を土台に、構造設計と回路設計で振り分ける形です。待機電流を詰めれば電池で長く保ちますが、速度を落とすことになります。面積・速度・待機電力のどれを先に取るかで、同じ6素子の構成が別物のような特性になります。

内蔵SRAMはロジックの技術で作り、面積は微細化に連動する

内蔵SRAMは、ロジック回路で用いるCMOSをそのまま使うのが原則なので、一貫してCMOS型です¹。ロジックトランジスタでメモリセルを構築するのが基本であるため、時代を超えてほとんど同じ技術が用いられています。そのため内蔵SRAMの面積は、ロジックの微細化にそのまま連動します。トランジスタが縮めばセルも縮み、縮みが鈍ればセルも止まります。

imecがDRAMの側で新しい記憶方式を挙げている³のと同じ構図で、SRAMの側でもSTT-MRAMのような不揮発メモリによる置き換えが検討されています。面積が鈍った分をどこで取り返すかという話です。

よくある質問（FAQ）

SRAMビットセルとは何ですか？

2 つのインバータを互いの入力へたすき掛けに結び、左右へアクセストランジスタを据えた記憶セルです。合計 6 トランジスタの構成が標準で、ラッチのように1ビットを保持します。

なぜリフレッシュを省けますか？

2 つのインバータが互いの入力を支え合うためです。SRAM は、記憶を保つあいだ内部回路が止まったままでよい揮発性 RAM です。

DRAM と何が違いますか？

素子数と書き直しです。DRAM は 2 素子で一定時間ごとの書き直しが要り、SRAM は 6 素子で電源がある間そのまま保たれます。

待機時の電流はどのくらいですか？

低消費電力向けの LPSRAM ではスタンバイ電流を 1 μA 以下とし、安価な電池でも長時間の記憶保持ができます。

どのくらい速いですか？

CPU に近い部分で使う高速 SRAM では、1 GHz 程度の高速動作を求められる場合もあります。

単体と内蔵の違いは何ですか？

単体 SRAM はメモリセルの面積比率が高く、セル技術の自由度が高い一方、内蔵 SRAM はロジックトランジスタでセルを組むため、時代を超えてほぼ同じ技術が使われます。内蔵SRAMは一貫してCMOS型です。

置き換えの候補はありますか？

不揮発メモリが候補に挙がります。東北大学は STT-MRAM で 10 ナノ秒の書き込みと 10 年以上の保持を示しています。

比較・違いを学ぶ

DRAMセルとは── 2 素子で面積を取り、書き直しを払う側
センスアンプとは── 読み出しで微小差を広げる回路
STT-MRAMとは── 置き換え候補に挙がる不揮発方式
しきい値電圧とは── セルの釣り合いを左右するばらつきの源

出典

3件を表示

1
電子情報通信学会知識ベース：10群（集積回路）4編（メモリLSI）2章揮発性高速RAM（浜本毅・木原雄治、2010年）ieice-hbkb.org a b c d
2
ハーベイ・マッド大学：E158 講義15 SRAM（D. Harris）pages.hmc.edu a b c
3
imec：Disrupting the DRAM roadmap with capacitor-less IGZO-DRAM technologyimec-int.com ↩