積層型イメージセンサーとは
積層型イメージセンサーとは、画素の部分と回路の部分を独立したチップとして作り、重ね合わせたイメージセンサーです。 上下で工程を分けられます。
1枚のチップへ画素と回路を並べれば、配線は短く済みます。しかし同じ工程で両方を作るので、画質のための作り込みと機能のための微細化が互いの足を引っ張ります。積層はこの綱引きを、チップを2枚に分けることで解きます。そのとき設計の幅を決めるのは、2枚をつなぐ端子をどれだけ自由に、密に置けるかです。
支持基板を回路のチップに替え、小さなチップに大きな回路を載せる
Section titled “支持基板を回路のチップに替え、小さなチップに大きな回路を載せる”裏面照射型のCMOSイメージセンサーは、画素の下に支持基板を貼っています。積層型はこの支持基板の代わりに信号処理回路を作ったチップを用い、画素領域と重ね合わせます1。回路が画素の横で面積を取らなくなるので、小さなチップサイズで大規模な回路を載せられます。
画素部分と回路部分をそれぞれ独立したチップとして形成するので、画素部分には高画質化に特化した製造プロセスを、回路部分には高機能化に特化した製造プロセスを採用できます。ソニーセミコンダクタソリューションズは、この構造で高画質化・高機能化・小型化を同時に実現するとしています。
Cu-Cuの直接接合なら、画素チップを貫く接続部も専用領域も要らない
Section titled “Cu-Cuの直接接合なら、画素チップを貫く接続部も専用領域も要らない”Cu-Cu接続は、画素チップと論理回路チップのそれぞれの積層面に作ったCu（銅）端子どうしを直接つなぐ技術です2。従来のTSV接続では画素チップを貫通する接続部と、そのための専用領域が要りました。Cu-Cu接続ではどちらも不要になるので、ソニーセミコンダクタソリューションズはイメージセンサーのさらなる小型化と生産性の向上ができるとしています。
専用領域がなくなると端子配置の自由度が上がり、高密度化が可能になります。同社は、これが今後の積層型CMOSイメージセンサーの高機能化に貢献するとしています。面のどこでも接点を作れることが、設計の幅になります。ハイブリッドボンディングと同じ原理の接合で、Cu-Cuの直接接合を量産する工程の全体像は別の記事にまとめています。
画素ごとにつなげば、画素の回路の一部をロジックチップへ移せる
Section titled “画素ごとにつなげば、画素の回路の一部をロジックチップへ移せる”ソニーセミコンダクタソリューションズはイベントベースビジョンセンサーで、従来は同一平面上に配置していた受光部と輝度検出部を、画素チップとロジックチップへ分割して配置しました3。両チップを積層し、画素ごとにCu-Cuの直接接合で導通させています。ロジックチップには微細な40 nmプロセスを採用して高集積化を図っており、上下で工程が異なる例です。
同社は画素チップの中でも、フォトダイオードと画素トランジスタを上下の別の層に分ける2層トランジスタ画素を開発しています。
回路を画素の裏へ重ねると、受光面と機能の量を別々に決められる
Section titled “回路を画素の裏へ重ねると、受光面と機能の量を別々に決められる”同社のPregius S技術について、ソニーセミコンダクタソリューションズは積層構造の採用によりイメージセンサーの小型化と様々な機能の搭載や機能拡張を可能にし4、画素の領域と信号の領域を重ね合わせることで回路の面積拡大による多機能化が可能になるとしています。Pregius Sの積層構造は、フォトダイオードの領域をより広く効率的に使える4ものだとも説明しています。裏側へ回路を回せるなら、受光面の面積と機能の量を別々に決められ、載せられる機能の量は工程の側で決まるようになります。
キヤノンは監視用途向けに、1.0型の裏面照射積層型CMOSセンサーを開発したと発表しました5。有効画素数は約1260万画素（4,152×3,024）です。画像を736の領域に分けて領域ごとに最適な露出を自動で決め、約0.1 luxから約2,700,000 luxまでの明るさで撮影できるとしています。ダイナミックレンジは30 fpsで148 dB、約60 fpsで142 dBです。
接合の工程が加わり、歩留まりの段が1つ増える
Section titled “接合の工程が加わり、歩留まりの段が1つ増える”画素と回路を分ければ、それぞれ最適な工程を選べて画質と機能の両方が上がります。その代わり接合の工程が加わり、歩留まりの段が1つ増えます。Cu-Cuの直接接合なら専用領域が要らず端子の配置も自由になるものの、表面の平坦性と位置合わせの精度が要ります。ロジックを微細化すれば機能が増えますが、そのチップの単価が上がります。積層を選ぶかどうかは、回路を増やして得る機能が、接合1段ぶんの歩留まりとロジックチップの単価に見合うかで決まります。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”積層型イメージセンサーとは何ですか？
画素の部分と回路の部分を独立したチップとして作り、重ね合わせたイメージセンサーです。裏面照射型の支持基板の代わりに、信号処理回路のチップを画素の下に置きます。
なぜ分けるのですか？
画素部分には高画質化に特化した製造プロセスを、回路部分には高機能化に特化した製造プロセスを採用できるからです。
何が得られますか？
ソニーセミコンダクタソリューションズは、高画質化・高機能化・小型化を同時に実現するとしています。小さなチップサイズのまま、大規模な回路を載せられます。
2 つのチップはどうつなぎますか？
両チップの積層面に作ったCu端子どうしを直接つなぐCu-Cuの直接接合があります。画素ごとに導通させる例もあります。
TSV とは何が異なりますか？
Cu-Cuの直接接合では、画素チップを貫通する接続部を設ける必要がなく、TSVのような専用領域が不要になります。
どんな利点がありますか？
端子配置の自由度が上がり、高密度化が可能になります。ソニーセミコンダクタソリューションズは、専用領域が要らないぶん小型化と生産性の向上もできるとしています。
どんな製品で使われていますか？
ソニーセミコンダクタソリューションズは、イベントベースビジョンセンサーでも画素チップとロジックチップを積層し、画素ごとに導通させています。キヤノンは監視用途の1.0型の積層型センサーを開発しています。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- CMOSイメージセンサーとは── 積層する対象
- ハイブリッドボンディングとは── 同じ原理の接合
- TSVとは── 置き換えられた手
- イベントベースセンサーとは── 積層を活かした製品
5件を表示
- 1ソニーセミコンダクタソリューションズ：積層構造sony-semicon.com ↩
- 2ソニーセミコンダクタソリューションズ：Cu-Cu接合sony-semicon.com ↩
- 3ソニーセミコンダクタソリューションズ：イベントベースビジョンセンサー（EVS）sony-semicon.com ↩
- 4ソニーセミコンダクタソリューションズ：Pregius Ssony-semicon.com ab
- 5