Cu-Cu接合の量産、HBMはまだバンプ｜Sony・Kioxia・AMDとIntelが製品化

hybrid bonding（ハイブリッド接合）とは、銅のパッドと絶縁膜を、はんだを挟まずに直接貼り合わせる接合だ。この接合はもう量産に入っており、Sonyの積層イメージセンサー、Kioxiaの3D NAND、AMDとIntelのCPUが製品になっている。TSMCは2023年に、SoIC（同社のチップ積層技術）の量産に備えた後工程工場を開いた。一方、HBM（広帯域メモリ）とSamsung Foundryのロジック積層は、まだ量産に届いていない。

製品ごとに、重ねるものは違う。イメージセンサーは画素の裏に回路を重ね、3D NANDは記憶セルの配列と制御回路を貼り合わせ、CPUは演算チップにキャッシュを重ねる。AMDは自社の計算で、hybrid bondを使った積層ははんだのマイクロバンプを使うIntelの3D積層の15倍を超える配線密度¹になるとしている。

Sonyは2016年に、積層イメージセンサーでの量産を報告した

Sonyの積層CMOSイメージセンサーは、画素のチップと回路のチップを、それぞれの接合面に作った銅の端子で直接つなぐ。SonyはこれをCu-Cu接続と呼び、チップを貫く接続部品と専用の接続領域が要らないので、センサーを小さくでき、生産性も上がる²と説明する。Sonyの技術者は2016年12月のIEDMで、自社で開発したCu2Cu hybrid bondingを使う積層型の裏面照射CMOSイメージセンサーを量産した³と報告した。

Applied Materialsも、hybrid bondingはもともとイメージセンサーとメモリーのために開発された⁴と書く。

3D NANDでは、Kioxiaが回路と記憶セルを別のウェーハで作って貼る

Kioxiaの第8世代BiCS FLASH（218層）は、記憶セルを制御するCMOS回路と記憶セルの配列を別々のウェーハで作り、記憶セル側のウェーハを裏返して2枚を貼り合わせる⁵。KioxiaはこれをCBA（CMOS directly Bonded to Array）と呼ぶ。前の世代は、先に作ったCMOS回路の上に記憶セルを積み、その後の高温のアニールが回路のトランジスタの性能を下げていた。別のウェーハで作れば、記憶セルの高温処理が回路に及ばない。

KioxiaとSandiskは2025年9月、北上工場の第2製造棟が稼働し、CBAを使う第8世代の製品を2026年前半に本格出荷する⁶と発表した。

ロジックでは、AMDのCPUが2022年から使い、TSMCとIntelが量産の場を持つ

高性能計算で最初にhybrid bondingを大きく使ったのは、2022年に出たAMDの3D V-Cache付きRyzen 7で、外付けのキャッシュをCPUにhybrid bondで接合した⁴。AMDは同じ技術をサーバー用のEPYCにも使い、2D配置と比べて配線密度が200倍になる¹と説明する。

TSMCのSoICは、SoCから分割したチップレットを上下に再統合する前工程の3D積層技術で⁷、チップをウェーハに載せるCoWと、ウェーハどうしを貼るWoWの両方を持つ。TSMCは2023年6月に竹南のAdvanced Backend Fab 6を開き、SoICの量産に備えた⁸。この工場は、3DFabric（TSMCの先端パッケージ群）の工程を年100万枚（12インチ換算）超処理できる見込みだ。Tom’s Hardwareの報道では、TSMCは2026年の北米技術シンポジウムで、SoICの接合ピッチを2023年の9 µm、2025年の6 µmと縮め、2029年に4.5 µmへ進める計画⁹を示した。

Intelは、チップレットを、能動素子を持つ下側のベースタイルに直接つなぐFoveros Direct 3Dを、第1世代で9 µmピッチの銅接合とし、第2世代で3 µmに縮める¹⁰。Intelは最初の製品を、開発名Clearwater ForestのXeonとしていた。この製品はXeon 6+として2026年第2四半期に発売され¹¹、Tom’s HardwareはIntelがFoveros Directを使うClearwater Forestの出荷を2026年前半に始めた⁹と伝えている。

HBMとSamsungのロジック積層は、まだ量産の手前にある

Tom’s Hardwareの2026年の整理では、HBMの量産品はまだバンプでDRAMを積んでいる⁹。SK hynixは2026年6月に出荷したHBM4Eの見本を、バンプと液状の封止材で積むAdvanced MR-MUFで作った¹²。Samsungは2026年3月にhybrid copper bondingを次世代のHBMを16層以上に積むための新しい方法¹³として展示した段階だ。3社の現状と切り替えの時期は、HBMとhybrid bondingの記事で掘り下げる。

装置会社の資料にHBMが出てくるのは、対象用途としてだ。Applied MaterialsはBesiと共同開発した接合装置Kinexの用途にHBMを挙げ¹⁴、EV Groupも接合後の計測装置EVG40 D2Wの用途にHBMの積層を含める¹⁵。

Samsung Foundryは、TSVで位置を合わせたロジックのダイを上下に積み、hybrid Cu bondingでつなぐ3D Cube-Hについて、6 µm未満のバンプのない接合を開発中としている¹⁶。Tom’s Hardwareによれば、TSMCはすでに6 µmピッチを提供している⁹。

量産の工程は、接合機の前後まで続く

量産の工程は、接合機だけでは完結しない。Kinexは、ウェット洗浄、プラズマ活性化、装置内の計測を1台に統合し、活性化から接合までの待ち時間を管理する¹⁴。EV GroupのGEMINI FBも、洗浄、低温プラズマ活性化、位置合わせの確認、熱圧着のモジュールを1台に収める¹⁷。接合の前には、銅のパッドを絶縁膜よりnm単位で低く仕上げるCMPと、洗浄が並ぶ。

図1接合機の前後まで続く工程順

量産のhybrid bondingは、接合前のCMP・洗浄・活性化・待機時間管理から、位置合わせと接合、接合後の計測、package / testまで一続きで、接合後の測定値は接合機と前の工程へ返る。

接合の後は、位置ずれとボイド（未接合の空洞）を測り、結果を接合機と前の工程へ返す。EVG40 D2Wは300 mmウェーハ上の全ダイの位置ずれを測り、4分で最大2,800点を計測する¹⁵。EV Groupによれば、この装置は複数台が顧客の工場に入り、量産で使われている。測り方の詳細は位置合わせと検査の記事、不良の起点はボイドと洗浄の記事にまとめた。接合前の管理がなぜ前工程の水準になるのかは、hybrid bondingと前工程の記事で扱う。

W2Wはウェーハ全体を合わせ、D2Wは選んだダイを貼る

接合の方式は、ウェーハどうしを貼るW2W（wafer-to-wafer）と、良品のダイを選んでウェーハに貼るD2W（die-to-wafer）に分かれる。KioxiaのCBAは2枚のウェーハを貼るW2Wで、SoICのCoWのようにダイをウェーハに載せる積層はD2Wになる。Tom’s Hardwareの整理では、W2Wは位置合わせが1回で済む代わりに両方のウェーハのダイが同じ大きさでなければならず、不良のダイも貼られる⁹。D2Wは検査済みのダイを選び、大きさや製造世代の違うダイを組み合わせられる代わりに、ダイを1つずつ置く分だけ処理が遅い。

図2W2WとD2Wの管理対象の差

W2Wはウェーハ全体の整合で成否が決まり、D2Wはダイ単位の選別と追跡で成否が決まる。

D2Wでは、ダイを1つずつ選んで追跡する管理が加わる。GEMINI FBが扱うCo-D2Wは¹⁷、複数のダイをキャリアに並べてから一度にウェーハへ移す方式で、工程はキャリアの準備、ダイの配置、ウェーハとの接合、キャリアの分離の4つに分かれる。どちらの方式でも、歩留まりは歩留まりと信頼性の記事で扱う管理指標で決まる。

採用する会社は増え続けている

接合装置大手のBesiは2026年7月、hybrid bondingの顧客数が2025年末の15社から2026年6月末に21社へ増え、用途もロジック、メモリー、光電融合、民生品へ広がった¹⁸と発表した。2026年第2四半期には、既存の顧客2社と、新しいハイパースケーラー1社から追加の受注があったという。技術の基礎はhybrid bondingの基礎、パッケージ全体の流れは3D積層の工程にまとめている。

関連ページ

• 後工程Hybrid Bondingの基礎と量産判定条件
• 後工程hybrid bondingの接合面は、前工程の配線と同じ手順で作る
• 後工程HBMのhybrid bondingはまだ見本と計画の段階
• 後工程Hybrid Bondingの位置合わせ・検査を分類する
• 後工程Hybrid Bondingの歩留まり・信頼性
• 後工程3Dパッケージングの工程フロー
• 後工程先端パッケージングとは何か
• 後工程Temporary Bond / Debond と wafer thinning の量産判定条件
• 前工程Backside alignment / overlay metrology の判定項目
• 装置・品質検査・計測・オーバーレイ装置の役割分担
• 装置・品質ベンダー別の装置カタログ総覧
• 企業研究企業研究：TSMC
• 企業研究企業研究：Applied Materials
• 企業研究企業研究：Samsung Semiconductor
• 企業研究企業研究：Intel
• 企業研究企業研究：AMD
• 企業研究企業研究：ソニーセミコンダクタソリューションズ

出典

18件を表示

1. 1
   AMD：3D V-Cacheの銅直接接合と配線密度amd.com ↩ab
2. 2
   Sony Semiconductor Solutions：積層イメージセンサーのCu-Cu接続sony-semicon.com ↩
3. 3
   IEEE IEDM：Sonyの技術者によるCu2Cu hybrid bonding積層CMOSイメージセンサーの量産報告（2016年12月）doi.org ↩
4. 4
   Applied Materials：統合型hybrid bonding装置が必要な理由（2025年9月）appliedmaterials.com ↩ab
5. 5
   Kioxia：CBA技術と第8世代BiCS FLASH（2024年7月）kioxia.com ↩
6. 6
   Kioxia：北上工場第2製造棟の稼働と第8世代の本格出荷（2025年9月）kioxia.com ↩
7. 7
   TSMC：SoICの技術概要tsmc.com ↩
8. 8
   TSMC：Advanced Backend Fab 6の開所（2023年6月）pr.tsmc.com ↩
9. 9
   Tom’s Hardware：2026年のhybrid bondingの現状とSoICのピッチ計画（2026年）tomshardware.com ↩abcde
10. 10
    Intel：Foveros Direct 3Dのピッチと最初の製品intel.com ↩
11. 11
    Intel：Xeon 6+の製品一覧と発売時期intel.com ↩
12. 12
    SK hynix：HBM4E 12層の見本出荷とAdvanced MR-MUF（2026年6月）news.skhynix.com ↩
13. 13
    Samsung：GTC 2026でのHBM4EとHCBの展示（2026年3月）news.samsung.com ↩
14. 14
    Applied Materials：Kinexの統合機能と用途appliedmaterials.com ↩ab
15. 15
    EV Group：EVG40 D2Wの全ダイ位置ずれ計測（2025年9月）evgroup.com ↩ab
16. 16
    Samsung Foundry：3D Cube-Hとhybrid Cu bondingの開発semiconductor.samsung.com ↩
17. 17
    EV Group：GEMINI FBのダイ・ウェーハ接合構成evgroup.com ↩ab
18. 18
    Besi：2026年上期決算とhybrid bondingの顧客数（2026年7月）besi.com ↩