画素ピッチとは

← 07THEME 08 デバイスと回路09 →

画素ピッチとは、隣り合う画素の中心から中心までの距離です。 同じ受光面の大きさなら、この値が小さいほど画素の数が増えます。ただし1画素が受け取る光は面積に比例するため、詰めるほど感度と飽和の余裕が減ります。ピッチを詰めても感度を保てるかは、画素のうち光を集めるのに使える面積の割合で変わります。

詰めれば画素が増え、1画素の光は減る

ピッチと画素数の取り合い

同じ受光面でピッチを半分にすると、画素の数は4倍になり、1画素の面積と受け取る光は4分の1になります。

画素を大きく取れば、1画素あたりの光が増えます。暗い場面での余裕は、この面積から来ます。細かく敷けば、同じ受光面で画素の数が増え、解像度と引き換えに1画素あたりの光が減ります。面積は辺の2乗で決まるので、計算上はピッチを半分にすれば画素の数は4倍、1画素の面積は4分の1です。同じセンサーの寸法で解像度を上げるか、同じ解像度でセンサーを小さくするかが、詰めて得られるものです。

ソニーセミコンダクタソリューションズは、積層型のイベントベースビジョンセンサーで業界最小の画素サイズ4.86μmを実現したとしています¹。このセンサーは1/2.5型で1,280×720ピクセルのHD解像度です。4.86μmに横の1,280と縦の720を掛けると、画素の並ぶ範囲は約6.2mm×約3.5mmです。

SPADは感度領域を画素全体へ広げ、微細化と感度を両立した

従来のSPADセンサーは、感度領域という電界のかかっている空間のフォトンしか検出できず、画素を小さくして高画素化を図ると感度が低下する課題を持っていました²。

感度領域と画素面積

キヤノンのSPADは感度領域が画素全体に広がり、同社は一般的なCMOSセンサーの10分の1の画素面積で、同じ照度なら同等の撮影ができるとしています。

キヤノンの独自の構造では、感度領域が画素全体に広がるため、フォトンによる電荷を効率よく集められます²。同社は、感度領域をほぼ100%使用できるため、画素の微細化と高感度の両立を実現したとしています。さらに、同じ照度の下で一般的なCMOSセンサーの10分の1の画素面積で同等の撮影ができ、闇夜のような暗い環境でも静止画と動画を撮れるとしています。面積が10分の1なら、辺の長さに直すと約3分の1です。詰め方に加えて、使える面積の割合が要点になります。

回路を下のチップへ回せば、受光面が空く

積層型イベントベースビジョンセンサー

受光部を上の画素チップに、輝度検出部を下のロジックチップに分け、画素ごとのCu-Cu接続でつなぎます。受光面に回路を並べずに済みます。

ソニーのイベントベースビジョンセンサーは、従来は同一平面上に配置していた受光部と輝度検出部を、上の画素チップと、信号処理回路を組み込んだ下のロジックチップへ分割して配置しました¹。両チップを積層し、画素ごとにCu-Cuの直接接合で導通させているので、受光面に回路を並べずに済みます。ロジックチップには微細な40nmプロセスを採用して高集積化を図り、1/2.5型で1,280×720ピクセルのHD解像度を実現しています。

同じ発想は画素の中にも及びます。1画素の中でフォトダイオードと画素トランジスタが同じ面積を分け合っていた構造を、上下の層に分けたソニーの2層トランジスタ画素がその例です。

裏面照射は、光の入射角を広く取れる

裏面照射構造の第一のメリットは、光の入射角を広く取れる点です³。このような構造では、一般にノイズの抑制や暗電流への対策が課題になります。ソニーセミコンダクタソリューションズは、裏面照射に最適化した独自のフォトダイオード構造と遮光構造で感度や飽和特性を大きく改善したとし、この特性を用いれば画質を維持したまま画素を微細化し、イメージセンサーの小型化もできるとしています。

詰め方ごとに、払う代償が違う

回路を下のチップへ回せば受光面が空くものの、接合の工程と費用が乗ります。感度領域を画素全体へ広げれば微細化と感度が両立しますが、構造の作り込みが要ります。裏面照射では、ノイズと暗電流への対策が課題として残ります。

よくある質問（FAQ）

画素ピッチとは何ですか？

隣り合う画素の中心から中心までの距離です。同じ受光面の大きさなら、この値が小さいほど画素の数が増えます。

小さくすると何が良いのですか？

同じセンサーの寸法で解像度が上がります。あるいは同じ解像度でセンサーが小さくなります。

小さくすると何が困るのですか？

1画素が受け取る光が減ります。感度と飽和の余裕が、そのまま縮みます。

実際の値はどのくらいですか？

ソニーセミコンダクタソリューションズは、積層型イベントベースビジョンセンサーで業界最小の画素サイズ4.86μmを実現したとしています。この画素を1,280×720個並べると、掛け算で画素の並ぶ範囲は約6.2mm×約3.5mmです。

感度を保つ手はありますか？

キヤノンは、感度領域が画素全体に広がる構造によって、画素の微細化と高感度の両立を実現したとしています。同社は、同じ照度で一般的なCMOSセンサーの10分の1の画素面積で同等の撮影ができるとしています。

回路の面積は関係しますか？

します。ソニーの積層型イベントベースビジョンセンサーは、受光部と輝度検出部を画素チップとロジックチップへ分割して配置し、受光面に回路を並べずに済ませています。

解像度はどのくらいになりますか？

ソニーの積層型イベントベースビジョンセンサーは、1/2.5型で1,280×720ピクセルのHD解像度です。

比較・違いを学ぶ

CMOSイメージセンサーとは── この指標を持つ素子
SPADとは── 面積の使い方を変えた例
裏面照射とは── 受光面を広げる構造
積層型イメージセンサーとは── 回路を裏へ回す構造

出典

3件を表示

1
ソニーセミコンダクタソリューションズ：イベントベースビジョンセンサー（EVS）技術sony-semicon.com a b
2
キヤノン：SPADセンサー（2023年10月）global.canon a b
3
ソニーセミコンダクタソリューションズ：Pregius 技術ページsony-semicon.com ↩