ファンアウトパッケージとは

THEME 06 後工程・パッケージ · 後工程・先進パッケージングFan-Out Package

← 05THEME 06 後工程・パッケージ07 →

ファンアウトとは、半導体チップの外側まで端子を広げることです。 パッケージはチップより大きくなりますが、そのぶん端子を配置する場所が増え、チップの大きさで決まっていた端子数の上限が外れます。

チップの真上だけでは、端子の数がチップの大きさで頭打ちになる

BGAと同じく、端子を配置できる数は面積で決まります。問題になるのは、その面積をどこから取るかです。

チップの真上だけを使う方式では、配置できる端子の数がチップの大きさで頭打ちになります。チップを小さく作るほど、外とやりとりできる本数が減ります。性能を上げるためにチップを小さく作ったのに、そのせいで端子が足りなくなるという向きの衝突が起きます。

ファンアウトは、チップに対して扇状に配線を広げた構造です¹。チップの外側まではみ出して端子を配置するという単純な解決で、この上限を外します。

チップの上だけで足りるか、外へ出るか

チップの真上だけを使うと、端子の数はチップの大きさで頭打ちになります。外側まで扇状に配線を広げれば、置き場所をチップの外に確保します。

CSPは小さく収め、FOWLPはあえて広げる

パッケージとチップの面積の関係は、名前の付け方にも表れます。CSP（Chip Scale Package／Chip Size Package）は²、ダイに対して完成したパッケージの大きさが1.2倍（120%）以下の面積となる場合に用いられる名称で、チップとほぼ同じ大きさに収める方向です。FOWLP（Fan Out Wafer Level Package）はパッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げること（fan out）ができます。

片方は小さく収めることを目指し、もう片方はあえて広げます。選ぶ基準は、端子の数と実装面積のどちらを優先するかです。

パッケージの配線を、チップを作る技術で引く

この技術のいちばんの特徴は、どこの技術で作るかにあります。FOWLPは、半導体チップとプリント配線基板の間をつなぐ再配線層を、半導体工程を使って作る「ウェーハレベルパッケージ」の一種です²。

従来、パッケージの配線は基板を作る技術で引かれてきました。ファンアウトでは、その配線をチップを作る技術で引きます。再配線層（RDL）をウェーハの段階で形成し、そのあとで個々のパッケージへ切り分けます。

RDLはチップと外部取り出し部までの配線層で¹、ファンアウトパッケージ向けの工程にはフォトリソグラフィやプラズマ処理が並びます。前工程で使われてきた技術が、そのままパッケージの側で使われる構図です。前工程・後工程の区切りが動いていると言われるのは、こうした変化を指しています。

一括製造の考え方は、ウェーハから四角いパネルへ広がる

FOPLP（Fan-Out Panel Level Packaging）は、FOWLPの一括製造の考え方を、ウェーハよりも大きなパネル（パネル状の基板）に適用したパネルレベルのパッケージング技術です²。パネルにはプリント基板あるいはガラス基板を使い、ガラス基板は液晶パネル製造用基板を想定しています。

円いウェーハでは、四角いパッケージを敷き詰めると縁が余ります。四角いパネルなら、その無駄が減ります。同じ考え方を、より大きくて四角い土台へ移す発想です。

円い土台では縁が余ります。だから四角いパネルへ移します

円いウェーハに四角いパッケージを敷き詰めると、縁のぶんが余ります。FOPLPはFOWLPの一括製造の考え方をウェーハより大きなパネルへ移し、パネルにはプリント基板あるいはガラス基板を使います。

eWLB（embedded Wafer Level BGA）は、独Infineon Technologies社が2006年に開発したFOWLP技術です²。2006年から数えると、この分野には20年近い蓄積があります。

よくある質問（FAQ）

ファンアウトとは何ですか？

半導体チップの外側まで端子を広げることです。チップに対して扇状に配線を広げた構造になります。

なぜ外側へ広げるのですか？

チップの面積で足りる端子数に上限があるためです。チップの真上に収める方式では、配置できる端子の数がチップの大きさで頭打ちになります。

FOWLPとは何ですか？

半導体チップとプリント配線基板の間をつなぐ再配線層を、半導体工程を使って作るウェーハレベルパッケージの一種です。パッケージ面積が半導体チップ面積より大きく、チップの外側まで端子を広げることができます。

何が新しいのですか？

作り方です。再配線層を半導体工程で作るので、パッケージの配線を、基板を作る技術からチップを作る技術へ移して引くことになります。

CSPとの差はどこにありますか？

面積の関係が逆です。CSPはダイに対して完成したパッケージの大きさが1.2倍（120%）以下の面積となる場合の名称で、ファンアウトはパッケージ面積がチップ面積より大きくなります。

いつからある技術ですか？

eWLB（embedded Wafer Level BGA）は、独Infineon Technologies社が2006年に開発したFOWLP技術です。

FOPLPとは何ですか？

FOWLPの一括製造の考え方を、ウェーハよりも大きなパネルに適用したパネルレベルのパッケージング技術です。パネルにはプリント基板あるいはガラス基板を使います。

比較・違いを学ぶ

再配線層（RDL）とは── ファンアウトを成り立たせている配線層

出典

2件を表示

1
アルバック：ファンアウトパッケージ向けプロセスulvac.co.jp a b
2
日本半導体製造装置協会（SEAJ）：用語集（組立関連）seaj.or.jp a b c d