コンテンツにスキップ
SemiMapサイト内検索

CoWoS-Lへ移行、NVIDIAのBlackwell｜局所bridgeはIntelのEMIBが2017年から

NVIDIAは、GPUとHBMをつなぐパッケージを、Hopperで使った全面シリコンのTSMC CoWoS-Sから、BlackwellではCoWoS-Lへ主に移した。CoWoS-Lは、再配線層のインターポーザの中に小さなシリコン（局所シリコン）を埋め、細かい配線が要る場所にだけシリコンを使う方式だ。Reutersによれば、NVIDIAのJensen Huang CEOが2025年1月にこの切り替えを述べた。

局所シリコンでダイをつなぐ方式には、量産の実績がある。IntelのEMIBは、パッケージ基板に埋め込んだ小さなシリコンbridgeでロジックとHBMを結び、2017年から量産している。CoWoS-LとEMIBは、細かい配線が要る場所にだけシリコンを使う点で同じ発想で、違いはそのシリコンを再配線層に埋めるか、有機基板に埋めるかにある。GPUとHBMを同じパッケージに入れる理由そのものは、先端パッケージングの入門で扱った。

全面シリコンのインターポーザは、面積がレチクルの枚数で決まる

Section titled “全面シリコンのインターポーザは、面積がレチクルの枚数で決まる”

TSMCによれば、CoWoS-S1はレチクル3.3枚分、約2,700 mm²までのシリコンインターポーザに対応し、それより大きな製品にはCoWoS-LかCoWoS-Rを勧める。IntelのFoveros-Sも2、シリコンインターポーザの大きさをレチクル4枚分としている。両社とも、シリコンインターポーザの広さを、露光1回で写せる範囲（レチクル）の何枚分かで示している。

NVIDIAによれば、Blackwell世代のGPUはすべて3、レチクル上限の大きさのダイ2つを毎秒10 TBのチップ間接続で結んでいる。CoWoS-Sの上限を物差しにすると、ダイ2つのレチクル2枚分は3.3枚分の約6割で、HBMを並べる余地は約1.3枚分と計算できる。この計算からは、最大級のAI GPUが全面シリコンの面積の上限に近づいていると読める。

HBMの細かい配線は、GPUとHBMの向かい合う縁に集まる

Section titled “HBMの細かい配線は、GPUとHBMの向かい合う縁に集まる”

MicronのHBM2E技術資料によれば4、HBM2Eの信号用バンプはすべて片側のPHY領域に集めてあり、GPU側に同じ並びの端子を置けば、全信号を同じ長さの平行線で結べる。一方、電源とグラウンドはインターポーザとパッケージ基板を通ってパッケージの外部端子へ抜ける。この配置から読むと、1,024本のデータ線を通す細かい配線は、GPUとHBMの向かい合う縁の間に集まる。局所シリコンを境目だけに置く構造は、この配線の集まり方と合っている。

左はGPUとHBMの下に全面のシリコンインターポーザを敷いたCoWoS-S、中央は再配線層の中のGPUとHBMの境目だけに局所シリコンを埋めたCoWoS-L、右は有機基板の中の境目だけにシリコンbridgeを埋めたEMIB。
CoWoS-LとEMIBは、微細なシリコン配線をGPUとHBMの境目だけに置く。違いは、そのシリコンを再配線層に埋めるか、有機基板に埋めるかだ。

再配線層（RDL）だけで済ませる方式もある。TSMCのCoWoS-Rは1、ポリマーと銅でできた再配線層のインターポーザを使い、配線の最小線幅・間隔は2 µmだ。TSMCは、再配線層が比較的柔らかく、再配線層とC4バンプ・アンダーフィルの層がSoCと基板の熱膨張係数の差を吸収すると説明する。CoWoS-Lの局所シリコン（LSI）は、1 µmより細い銅配線を何層も重ね、TSMCはその金属の種類、層数、間隔をCoWoS-Sにそろえている。CoWoS-Lは、再配線層の広さと、CoWoS-S並みの細かさを、配線の場所ごとに組み合わせた方式だ。

TSMCは再配線層に、Intelは基板にシリコンを埋める

Section titled “TSMCは再配線層に、Intelは基板にシリコンを埋める”

CoWoS-Lでは1、モールドで固めたインターポーザの表と裏に間隔の広い再配線層を作り、その中に局所シリコンを埋め込む。TSMCは、局所シリコンでSoCどうし、SoCとチップレット、SoCとHBMの接続を作れ、同じ局所シリコンを複数の製品で使い回せると説明する。局所シリコンやSoCの下には、電源の安定化に使う溝型のキャパシタ（eDTC）も埋め込める。

IntelのEMIBは2、インターポーザの層を持たない。シリコンbridgeをパッケージ基板そのものに埋め込み、隣り合うダイの縁どうしを結ぶ。Intelは、この構造でサプライチェーンと組立工程が単純になると説明する。派生品として、bridgeにMIMキャパシタを入れたEMIB-M、bridgeにTSVを通したEMIB-Tがある。Intelは、EMIBの横接続とFoverosの縦積みを組み合わせたEMIB 3.5Dで、47個のタイルと1,000億個を超えるトランジスタを持つData Center GPU Max Seriesを量産した。

Intelは、全面シリコンのFoveros-Sを2019年から量産し、再配線層のインターポーザを使うFoveros-R2を2027年に量産準備が整う方式として示している。TSMCがCoWoS-S、R、Lの3方式を並べるのに対し、Intelは全面シリコンと基板埋め込みのbridgeを量産し、再配線層の方式を準備している段階だ。

NVIDIAはHopperのCoWoS-SからBlackwellのCoWoS-Lへ移った

Section titled “NVIDIAはHopperのCoWoS-SからBlackwellのCoWoS-Lへ移った”

Reutersが配信し、Taipei Timesが掲載した記事によれば、Huang氏は2025年1月、台湾の後工程会社SPILの行事で、Blackwellでは主にCoWoS-Lを使い、HopperはCoWoS-Sのまま5と述べた。同じ発言で、CoWoS-Sの生産能力をCoWoS-Lへ切り替えるとし、生産能力を減らすのではなく、CoWoS-Lの能力を増やすのだと説明した。先端パッケージ全体の生産能力は、2年足らず前の「おそらく4倍」になったとも述べている。同じ記事は、NVIDIAがそれまで主にCoWoS-Sを使っていたと書く。

ここまでの事実を並べると、局所シリコンの方式はIntelが2017年から量産し、TSMCはCoWoS-Sの上限を超える製品にCoWoS-Lを勧め、NVIDIAはBlackwellでその方式へ主に移った。このサイトでは、これを「GPUとHBMの間の微細配線を残し、シリコンを境目に絞る方式が、最大のAI GPUにも使われ始めた」と読む。パッケージの反り、電源、熱、検査の関門と、それを受け持つ仕事は、先端パッケージの職種の解説にまとめた。

関連ページ

Section titled “関連ページ”

出典

Section titled “出典”
5件を表示
  1. 1
  2. 2
  3. 3
  4. 4
  5. 5