TSMC、ロジックのhybrid bondingを量産｜Intelの初搭載はXeon 6+で実現

2026年10月時点の各社の公式資料を並べると、ロジック向けのhybrid bondingで量産を年次報告書に書いているのはTSMCだ。TSMCはSoICのCoW Face-to-Back第2世代を2024年に量産へ入れ、2025年には3 nmの積層も量産した。Intelは、Foveros Direct 3Dの初搭載先としていたClearwater ForestをXeon 6+として2026年第2四半期に発売した。計画と発売を合わせると、Intelの初搭載は2026年に実現したと読める。Samsungで量産対応とされる3D積層はmicrobump方式で、hybrid bondingは開発中にある。

3社のうち、量産中の世代を複数持つのはTSMCだけだ。Intelは9 µm pitchの第1世代の搭載予定先が発売された段階で、3 µmの第2世代を控える。Samsungは6 µm未満を目標に開発を進めている。下の表と図は、この違いを世代ごとに並べたものだ。

TSMCは2024年にCoW Face-to-Back第2世代を、2025年に3 nmの積層を量産へ入れた

TSMCの2024年の年次報告書によると、SoICのCoW Face-to-Back第1世代は量産中で、熱性能を改善した第2世代は2024年に認定を終えて量産を始めた¹。同じ報告書で、Face-to-Faceの第1世代は認定中とされた。2025年の年次報告書では、3 nmのSoIC積層技術が2025年に量産へ入った²。TSMCはSoICを「前工程のウェーハレベル3DIC積層」と位置づけ、これとは別に、N2以降の先端SoCに対応するSoIC Gen-2プロセスを開発中としている。SoICのCoW積層を使う光電融合のCOUPEは、開発が計画どおり進み、2026年の量産を見込む。

2026年10月時点で、年次報告書に量産を書いた世代を持つのはTSMCで、Intelは搭載予定の製品が発売された段階、Samsungのhybrid bondingは開発段階にある。

TSMCの積層を使う代表的な製品は、AMDの3D V-Cacheだ。AMDは2021年、hybrid bondを使う3Dチップレット技術をTSMCと緊密に協力して開発した³と発表した。現行の第2世代3D V-Cacheでは、64 MBのL3キャッシュのダイを「Zen 5」のCPUダイに銅どうしの直接接合で重ねている⁴。AMDはこの技術をRyzenとEPYCの両方で使う。

Intelは、Foveros Direct 3Dの初搭載先としていたXeon 6+を2026年第2四半期に発売した

IntelのFoveros Direct 3Dは、第1世代が9 µm pitchの銅接合で、第2世代では3 µmに縮める⁵。Intelは同じページで、Foveros Direct 3DとIntel 18Aを外部顧客が設計に使える段階とし、開発名Clearwater ForestのXeonで2025年に市場へ出すとしていた。2025年10月には、Clearwater ForestをXeon 6+の名前で2026年上半期に発売する⁶と説明した。Xeon 6+の製品仕様では、発売時期は2026年第2四半期で⁷、最上位は288コアだ。この計画と発売時期をつなぐと、Foveros Direct 3Dは2025年の予定から遅れて、2026年第2四半期に製品として出たと読める。

Intelは、はんだのmicrobumpを使う接続も並行して持つ。2025年11月の技術資料では、Foveros 2.5Dのmicrobumpが36 µmで⁸、Foveros Direct 3Dは10 µm未満とされる。Intelは、Foveros Direct 3DをIntel Foundryのプロセスでだけ提供する⁸。Intelが初搭載先としていたのは、自社のXeon 6+だった。

Samsungで量産対応とされる3D積層はmicrobumpで、hybrid bondingは開発中

Samsung Foundryの先端パッケージの公式ページは、3D積層を2つに分けている。3D Cube-T⁹はTSVと熱圧着接合を使うmicrobump方式で、HBMとCMOSイメージセンサーで実績があり、量産に対応できるとされる。3D Cube-Hはhybrid Cu bondingで論理ダイを重ねる方式で、Samsungは6 µm未満のバンプレスhybrid Cu bondingを開発中としている⁹。

会社	技術	2026年10月時点の段階
TSMC	SoIC	CoW Face-to-Back第2世代（2024年）と3 nm積層（2025年）が量産、N2以降向けSoIC Gen-2を開発
Intel	Foveros Direct 3D	9 µmの第1世代の搭載予定先Xeon 6+が2026年第2四半期に発売、3 µmの第2世代を予定
Samsung	3D Cube-H	6 µm未満を開発

表のとおり、年次報告書で量産を書いているのはTSMC、搭載予定の製品が発売されたのがIntel、開発段階にあるのがSamsungだ。hybrid bondingがmicrobumpに比べて何を得て何を失うかは基礎の記事で、microbumpとどちらを選ぶかの条件は採用条件の記事で比べている。工程のどこで各社の技術が使われ、どの製品が量産されているかは、産業工程の地図にまとめている。

関連ページ

• 後工程hybrid bondingの基礎
• 後工程hybrid bondingを選ぶ条件
• 後工程Hybrid Bondingは産業のどの工程に使われるか
• 後工程Hybrid Bondingの位置合わせ・検査
• 後工程先端パッケージングとは何か
• 装置・品質AMAT・Lam・TELの3D実装装置を比較する
• 企業研究企業研究：TSMC
• 企業研究企業研究：Intel
• 企業研究企業研究：Samsung Semiconductor
• 企業研究企業研究：AMD

出典

9件を表示

1. 1
   TSMC：2024年年次報告書のSoIC第1世代・第2世代（p.102）investor.tsmc.com ↩
2. 2
   TSMC：2025年年次報告書の事業活動（3 nm SoICの量産とCOUPE）investor.tsmc.com ↩
3. 3
   AMD：3Dチップレット技術とTSMCとの共同開発（2021年6月）ir.amd.com ↩
4. 4
   AMD：第2世代3D V-Cacheの構造amd.com ↩
5. 5
   Intel：データセンター向けプロセスとFoveros Direct 3Dのpitchintel.com ↩
6. 6
   Intel：Xeon 6+の発売時期の説明（2025年10月）intel.com ↩
7. 7
   Intel：Xeon 6+の製品仕様intel.com ↩
8. 8
   Intel：Foveros Direct 3Dの技術資料（2025年11月）intel.com ↩ab
9. 9
   Samsung：Advanced Heterogeneous Integration（3D Cube-T・Cube-H）semiconductor.samsung.com ↩ab