配線の寿命を測る

加速条件で測った $t_{50}$ を使用条件へ外挿したら、寿命は10年を超えていました。この数字を、そのまま信じてよいのか。外挿の傾きがほんの少し急なだけで、答えは実力より長い側へずれます。誤りが安全側より楽観側へ振れる、という性質がこの回の全体を貫きます。

追い方は3段です。まず、寿命を左右するのが線の全体より原子の流束が発散するただ1点であることを確かめます。次に、その一点をBlackの式・Blech長・面積スケーリングという3つの数値へ翻訳します。最後に、翻訳が成り立つ条件を確かめます。条件は毎回同じで、加速点と使用条件で壊れ方が同じであること、この一点だけです。

電流の流れる配線では、金属原子も一緒に動いている

配線に電位差をかけると、金属イオンに2つの力がかかります。1つは電界そのものが正イオンを陰極へ引く力。もう1つは、陽極へ向かって走る電子がイオンに衝突して運動量を渡す力で、こちらを電子風（electron wind）と呼びます。金属配線では後者が支配的で、Blackが1969年にアルミ配線の故障モードを電流密度と温度の関数として定式化したのも、この電子風による原子輸送を対象にしています¹1J. R. Black, Electromigration Failure Modes in Aluminum Metallization for Semiconductor Devices (1969)。だから原子は電子と同じ向き、つまり陰極から陽極へ運ばれます。

ここまででEMの駆動力は揃いました。ただし、原子が一様に流れているあいだ、線の形はそのまま保たれます。

痩せるのは、原子の流束が発散する一点

ある微小な区間に、単位時間あたり入ってくる原子の数と出ていく原子の数が等しければ、その区間の密度は一定です。入る量より出る量が多い場所だけが痩せ、逆の場所だけが太る。EMが故障へ届く条件は、原子流束の発散がゼロを離れる場所が線の中にあることです。

Alの多結晶配線では、その場所が結晶粒の継ぎ目にあります。

• 三重点：3つ以上の粒界が集まる点。空孔が集まってボイドの核になります。
• 粒径の段差：小さい粒から大きい粒へ移る境目では原子が溜まり、大きい粒から小さい粒へ移る境目では原子が抜けます。

この描像が正しいことを、粒界そのものを消した実験が示します。d'HeurleとAmesは1970年に、単結晶Al膜のエレクトロマイグレーションを多結晶膜と比べて報告しています²2F. M. d'Heurle, I. Ames, Electromigration in single-crystal aluminum films (1970)。寿命の比は870倍以上。26,000時間は単結晶線が健全なまま試験を打ち切った時刻ですから、真の比はこれより大きい側にあります。電子風の強さは両者で同じですから、この差はまるごと流束発散の有無から来ています。

線幅を細くしていくと、粒が線幅いっぱいに育って三重点が消え、竹の節のように粒界が線を横断するだけの構造（bamboo構造）になります。粒界に沿って原子が走る経路が絶たれるので、Al世代では細線化そのものが耐性を上げる方向へ働きました。

Cuダマシンでは、速い経路が界面へ移る

Cuのダマシン配線でも粒は線幅いっぱいに育ちますが、代わりにCuとキャップ膜の界面が最も速い拡散経路になります。Chengらは、bamboo状の粒構造を持つCuダマシン線で、キャップ膜ごとの拡散の活性化エネルギーを SiN／SiCN で 1.0 eV、Ta/TaN で 1.4 eV、CoWP で 2.4 eV と報告しています³3Y.-L. Cheng, C.-Y. Lee, Y.-L. Huang, Copper Metal for Semiconductor Interconnects (2018)。CoWPの 2.4 eV は粒内（バルク）拡散の値に近く、界面という高速道路が閉じたことを意味します。IRDS 2023 More Mooreも、スケーリングモデルの前提として「ボイドは単一ビアを含む配線の陰極端に位置し、ドリフト速度は界面拡散に支配される」と書いています⁴4IEEE IRDS 2023 Edition, More Moore (2023)。

ビアの陰極側から開く理由

Cuダマシンのビアには、底と側壁に Ta/TaN のバリアが張られています。バリア中のCu拡散は本体に比べて桁で遅いので、Chengらの言うとおり、ビア底のバリアは原子の流れを遮る壁として働きます³。

上の層 M2 からビアを通って下の層 M1 へ電子が流れる場合（downstream）、M1 に入った電子は右へ抜けていき、M1 のCu原子も同じ向きへ運ばれます。抜けた分を補うCuは上から来るはずですが、ビア底のバリアがそれを遮ります。流出だけが続く一点、すなわちビア直下にボイドが育ちます。電子が下から上へ流れる場合（upstream）は、ビアの中のCuが上へ抜けてビア内部にボイドが出ます。どちらも、バリアに接する陰極側です。

反対の陽極端では原子が溜まり、圧縮の静水圧応力が立ちます。この応力が十分に高く周囲の絶縁膜が弱い場合、金属の押し出し（extrusion）が生じて隣の配線とのあいだにリークを生みます³。片側が開き、反対側が漏れる。同じ1本の線で、故障モードが2種類出ます。

Blackの式は、3つの因子の掛け算

Blackは1969年に、熱的に活性化されたイオンと電子とのあいだの運動量移行を出発点として、配線の中央故障時間を電流密度と活性化エネルギーで表す式を導きました¹。

$t_{50}$ が中央故障時間、$J$ が電流密度、$n$ がその指数、$E_a$ が活性化エネルギー、$k$ がボルツマン定数、$T$ が絶対温度、$A$ が構造ごとの係数です。

抜き出し方は素朴です。電流密度を一定にして温度を数点振り、$\log t_{50}$ を $1/T$ に対してプロットすれば、傾きから $E_a$ が求まります。温度を一定にして電流密度を数点振り、$\log t_{50}$ を $\log J$ に対してプロットすれば、傾きの符号を反転させた値が $n$ です。Blackの式の両辺の対数を取れば、この2枚のプロットが $E_a$ と $n$ の抜き出し手順そのものになります。

$n$ の値には物理的な意味があります。$n$ が 1 に近ければボイド成長律速、$n=2$ ならボイド核生成律速であり、実測値は概ね 1 から 2 のあいだに入ります³。ボイドの核ができるまでに時間がかかる構造と、核はすぐできて成長に時間がかかる構造とで、加速のかかり方が別になる、ということです。

$E_a$ のほうは、どの経路が原子を運んだかの名札になります。

数値はChengら³。ここが信頼性モデルの面白いところで、$E_a$ はキャップ膜という工程パラメータの指紋になっています。CoWPへ切り替えたはずのロットで $E_a$ が 1.0 eV 付近に出たなら、選択成長がCu表面を覆いきる前に中断したロットです。

Blech長：短い線は不死になる

Blechは1976年、TiN上のAl薄膜で、しきい電流密度が線の長さに反比例することを見つけました⁶6I. A. Blech, Electromigration in thin aluminum films on titanium nitride (1976)。同じ電流密度でも、線が短いほうが生き延びる。この振る舞いは、線の両端で原子が溜まり／抜けることで生じる化学ポテンシャル勾配が電子風と逆向きの流れを作る、という描像から導けます。ドリフト速度の活性化エネルギーは 0.65 eV と報告されています。

順に追うと、こうなります。

1. 電子風が原子を陽極へ運ぶ。
2. 陽極端で原子が溜まって圧縮応力、陰極端で原子が抜けて引張応力が立つ。
3. 応力の勾配が、原子を陰極へ向かわせる背圧の流れ（back flux）を生む。
4. 背圧の流れが電子風の流れと釣り合った時点で、正味の流束がゼロになる。

背圧を生むのは応力そのものより勾配のほうで、その大きさは両端の応力差を線の長さ L で割った値になります。同じ応力差でも、線が長いほど勾配は緩い。電子風の駆動力は電流密度 j に比例しますから、釣り合いに要する応力差は積 jL に比例します。線が支えられる応力差には上限があるので、条件はそのまま jL で書けて、臨界値 (jL)c を下回る線は定常状態へ落ち着いたまま無限の寿命を持ちます。Chengらは、臨界長を概ね 5〜50 µm の桁とし、それ以下の線を不死（immortal）と呼んでいます³。

これが量産で持つ意味は2つあります。

設計ルール側：EMの電流上限は、線1本ごとの長さの関数として与えられます。スタンダードセル内部の数µm級の配線はBlech効果の側に入るので上限が緩み、長い電源幹線とグローバル配線が制限を背負います。IRDSも、電流密度の上限 Jmax と Jem が配線のジオメトリのスケーリングによって制限されると記述しています⁴。

TEG側：寿命を測るための直線TEGは、2つの条件で長さが決まります。Blech長を超えること、そして端部の放熱がつくる温度勾配が線の中央へ届く手前で収まる長さがあること。どちらも短い線で破れるので、規格化された試験構造は数百µm級の直線部を持ちます。JEDECのJESD61A.01は等温EM試験の手順を、⁷7JEDEC JESD61A.01, Isothermal Electromigration Test Procedure (2007)JESD202は定電流・定温度でのEM故障時間分布の特性化手順を規格化しています⁵5JEDEC JESD202, Method for Characterizing the Electromigration Failure Time Distribution of Interconnects Under Constant-Current and Temperature Stress (2006)。電圧タップを付けてKelvin法で測るのは、第2回の誤差項をここでも潰すためです。

加速して測り、使用条件へ外挿する

使用条件のままで寿命を測ると、待ち時間が年の単位になります。だから温度と電流密度を上げた加速点で測り、Blackの式で使用条件へ換算します。以下では使用条件を 100 °C・$5\times 10^5$ A/cm²、加速条件を 250 °C・$2\times 10^6$ A/cm² として桁を追います。

ウェーハ上で速く回すための手法が確立しています。

SWEATは細い区間と太い区間を交互に並べた構造を使い、太い部分がヒートシンクとして働くことで電流と応力の勾配を作ります。ホットプレートもオーブンも要らず、自己加熱だけで 600 °C 級の応力温度へ届きます。JESD202は、log-normal分布の中央故障時間・$\sigma$・早期パーセンタイルとその信頼限界を求める手順として書かれており、故障は線抵抗の既定の上昇率で定めます⁵。

外挿の式は Blackの式そのもので、

$t_{50}$(T1) / $t_{50}$(T2) = exp[ ($E_a$/k)(1/T1 − 1/T2) ] 、 $t_{50}$(J1) / $t_{50}$(J2) = (J2/J1)ⁿ

と書けます。この2式が成り立つ前提は1文で済みます。加速応力下で劣化を起こしている機構が、通常動作でも同じように働いている、という前提です。

数字を通します。冒頭の「外挿したら10年を超えた」を、実際に手で出してみます。加速条件を 250 °C・$2\times 10^6$ A/cm²、使用条件を上限側に取って 100 °C・$5\times 10^5$ A/cm² とし、$E_a=0.9$ eV（Cu の界面拡散として）、$n=1.5$ とします。加速点での実測 $t_{50}$ を 50 時間とします。

温度の項から。$1/T$ はケルビンで、$1/373.15-1/523.15=2.680\times 10^{-3}-1.912\times 10^{-3}=7.68\times 10^{-4}$ K⁻¹。$E_a/k=0.9/8.617\times 10^{-5}=1.044\times 10^4$ K なので

電流密度の項は $(2\times 10^6/5\times 10^5{)}^{1.5}=4^{1.5}=8.0$。掛け合わせると

139 年。10 年を大きく超えます。ここで冒頭へ戻ります。この数字を信じてよいか。

答えを保留する理由は、指数の中に $E_a$ が生で乗っていることです。$E_a$ を 0.9 から 0.8 eV へ 0.1 だけ動かすと、$E_a/k=9.28\times 10^3$、$e^{7.13}=1.25\times 10^3$ となり、温度項が 3,050 から 1,250 へ 2.4 分の 1。寿命は 139 年から 57 年へ落ちます。活性化エネルギーの 11% の違いが、寿命を 2.4 倍動かします。$n$ を 1.5 から 2.0 にすれば電流項が 8.0 から 16 へ倍増し、逆に長く出ます。

外挿した絶対値は、係数の小数第1位で桁が動く量です。だから実務では 139 年という数字そのものより、同じ係数で比較した相対値（この構造は前世代の何倍か）を使います。絶対値を使うなら、$E_a$ と $n$ を自分の構造で実測した値に差し替えたうえで、両方の不確かさを寿命の不確かさへ伝播させることになります。

この前提を支える根拠は、統計より故障解析の側から来ます。加速点と低応力点の双方でFIB断面を取り、ボイドの位置と形状が両者で一致するかを1枚ずつ比べます。FIBで断面を切り出し、SEMとTEMで観察する組み合わせが、この突き合わせの標準的な道具立てです。

同じ機構であることを担保できた場合、ウェーハレベルとパッケージレベルの数字は一致します。ウェーハレベルの高速試験としてはJEDECのJEP119AがSWEATの実行手順を定めています⁸8JEDEC JEP119A, A Procedure for Executing SWEAT (2003)。SWEATとパッケージレベル試験の $t_{50}$ が使用条件で揃うのは、双方の故障機構が同じときに限られます。「機構が同じなら一致する」という条件付きの一致であることが、この報告の要点です。

電流ゼロでも空孔は育つ：ストレス誘起ボイド

EMは電子風を駆動力に使いますが、駆動力にできるものはもう1つあります。応力の勾配です。

CuとILDとSiは熱膨張係数が別々です。成膜やアニールの高温から室温へ下げると、Cuの線は周囲に拘束されたまま引張応力を負います。空孔は引張の静水圧応力が最も高い場所へ拡散し、そこで凝集してボイドになります。駆動力は応力だけで足ります。ウェーハをベークするだけで再現します。これがSIV（stress-induced voiding）、あるいはSM（stress migration）です。

弱点はビアの近傍に集中します。幅の広いCu配線に付いたビアの直下でボイドが生じ、ビアの寸法が小さいほど故障率が上がります³。広い線は空孔の供給源として大きく、細いビアは断面が小さいぶん、同じ体積のボイドで抵抗が大きく跳ねます。

温度依存が山形になるところが、この機構の特徴です。

• 温度を下げるほど、無応力温度からの差が開いて駆動力（引張応力）が大きくなります。
• 温度を上げるほど、空孔の拡散係数が大きくなります。

積が最大になるのは中間の温度です。Chengらはボイド成長が最大になる帯を 150〜250 °C とし³、ZhaoとChienは 28 nm のBEOLで、SMの性能が 200 °C 付近のベークで最も悪化する一方、高温ベークがEMの故障時間分布を改善し、低温ベークがILDのTDDB性能を改善したと報告しています⁹9X. Zhao, W.-T. K. Chien, Exploration of baking temperature effects on 28 nm BEOL reliability (2017)。同じベーク温度を上げ下げするだけで、3つの信頼性指標が別々の向きへ動く。ここがベーク温度の選び方を難しくします。

試験法はJESD214.01¹⁰10JEDEC JESD214.01, Constant-Temperature Aging Method to Characterize Copper Interconnect Metallizations for Stress-Induced Voiding (2017)が定温エージング法として書いており、高温保存中の抵抗を監視する形を取ります。電流を流さずに測るので、EM試験とは別枠の項目として管理します。

隣の線とのあいだの絶縁膜が抜ける：BEOLのTDDB

同じ層で隣り合う2本の線は、設計上の最小スペースぶんの絶縁膜1枚を挟んで向き合います。ここに電位差がかかり続けると、膜の中に欠陥が溜まり、あるとき陽極と陰極を結ぶ導電経路が貫通します。これがTDDBです。TEGは comb-serpentine を最小スペースで長く引き回し、面積を稼いだ構造を使います。

ここではE-model（熱化学モデル）を使います。ゲート酸化膜とILDの双方に同じ形が当てはまり、後述のとおり外挿が保守側へ出るためです。

tbd ∝ exp(−η·Eox) · exp($E_a$ / kT)

η は電界の加速パラメータです。TDDBの電界依存には E・1/E・power-law・√E といった複数のモデルが並立していて、同じ実測データでもどれを採るかで外挿した寿命は大きく離れます。モデルの選択そのものが、報告される寿命の一部です。寿命を比べるときは、相手がどのモデルで外挿したかを先に揃えます。

もう1つ、TDDB特有の外挿があります。面積スケーリングです。

tbd / ttest ∝ (Atest / Achip)^(1/β)

製品の絶縁膜面積は多数の素子の総和で、どれか1つの破壊がチップ全体の故障になります。だから小面積のTEGで測った寿命は、製品面積へ引き延ばしてから使います。ChienとKuoは、この面積スケーリングにおけるクラスタ効果を誘電体信頼性の要として論じています¹¹11W.-T. K. Chien, W. Kuo, Reliability and Yield in Nanoelectronics Manufacturing, Ch.13 Using Wafer-Level Tests instead of PLR Tests (2026)。スクライブラインのTEGは製品の総絶縁膜面積よりはるかに小さいので、この係数は必ず寿命を縮める向きに働きます。β が小さいほど縮み方が激しくなるため、β の推定精度がそのまま外挿の精度になります。同じ著者らは、TDDBの目標を「使用電圧の110%・125 °C で10年」としており、Vbd の規格値もこの目標から逆算して導きます。

low-k膜の世代では、この試験が設計ルールそのものを左右し始めます。低誘電率は多孔化と炭素の導入で稼ぎますが、エッチングやアッシングの工程で表面の炭素が抜け、水分を吸い、バリア／ライナとの界面が緩みます。IRDS 2023は、抵抗のスケーラビリティに加えて、TDDBが与えられたlow-k膜に対する隣接配線間の最小スペースの下限を与えており、これが誘電率（κ値）のスケーリングを鈍らせ、狭ピッチ層へのエアギャップ導入を促していると記述しています⁴。同じ文書は、TDDB寿命のモデル化ではLERや電圧依存性を正しく織り込む必要があり、それが Vmax（あるいは最小の誘電体間隔）の見積もりへ直接反映されるとも書いています。

BEOLのTDDBから得た数字は、次世代でκをどこまで下げられるか、最小スペースの下限をどこへ引くかという設計ルールへそのまま渡されます。

ウェーハで測るか、パッケージにしてから測るか

ここまでの試験は、すべてスクライブラインのTEGにプローブを当てて行えます。これがウェーハレベル試験（WLR）です。対する選択肢が、ダイシングして組み立てたうえで測るパッケージレベル試験（PLR）です。

ChienとKuoは章のアブストラクトで、WLRが「加速しつつ安全な応力条件を使い、組立工程を飛ばすことで、PLRより速いフィードバックを与える」と書いています¹¹。同じ著者らは別の章で、WLRとBIRDSを統合したBuild-In Reliabilityの枠組みを組み立て、設計段階から信頼性と品質の活動を揃える形にしています¹²12W.-T. K. Chien, W. Kuo, Reliability and Yield in Nanoelectronics Manufacturing, Ch.3 The BIR Framework (2026)。

得るものと手放すものを、7つの軸で比べます。

代償の側も書いておきます。TEGの設計には工数とウェーハ面積が要ります。管理限界の計算で正規分布を仮定すると、非正規なデータで合否を誤ります。貴重なウェーハ面積をWLR構造へどれだけ割り当てるかは、そのつど合意が要る配分の問題です。この配分の判断は、基準の状態と工程の逸脱を区別するベースライン管理の仕事です¹³13W.-T. K. Chien, W. Kuo, Reliability and Yield in Nanoelectronics Manufacturing, Ch.12 Baseline Management (2026)。

最大の手放しものは、対象そのものです。WLRが相手にするのはスクライブラインのTEGです。組立の熱と力が入る前の状態を測っているので、チップとパッケージの相互作用（CPI）や、ワイヤ／バンプの側の故障は、この測定では捉えられません。ChienとKuoの章13が、サンプルサイズ・早期故障・故障モード解析への注意を前面に掲げ、機構が別なら確率プロットが直線から折れると警告しているのも同じ理由です¹¹。折れた確率プロットは、TEG上で2種類の故障が混ざった合図になります。

MartinとVollertsenは、量産へ組み込むための高速WLRモニタリングの枠組みを2004年にまとめており¹⁴14A. Martin, R.-P. Vollertsen, An introduction to fast wafer level reliability monitoring for integrated circuit mass production (2004)、現在のインライン信頼性モニタはこの系譜にあります。

破壊電圧から寿命へ渡す

前節は「WLRのほうが速い」という比較でした。速さの中身へ入ります。V-ramp（電圧掃引）で測った破壊電圧からTDDB寿命を投影する手順です¹⁵15A. Aal, TDDB Data Generation for Fast Lifetime Projections Based on V-Ramp Stress Data (2007)。

TDDB試験は、電界をかけて絶縁膜が抜けるまでの時間 $t_{bd}$ を直接測ります。加速しても時間がかかる測定です。これに対し破壊電圧 $V_{bd}$ を測るだけなら、電圧を掃引して抜けた点を拾うので、はるかに速い。問題は、$V_{bd}$ から $t_{bd}$ へ渡せるかどうかです。

渡せます。根拠は、絶縁破壊がパーコレーションで起きることにあります。

• 経路が通じて壊れる。膜の中に欠陥が溜まり、陽極と陰極を結ぶ導電経路が1本つながった瞬間が破壊です
• いちばん弱い1点が全体を支配する。これが最弱リンク型の故障で、Weibull分布はもともとこの型のために作られました
• したがって $V_{bd}$ と $t_{bd}$ は統計的につながる。同じ欠陥の溜まり方を、電圧側から測るか時間側から測るかの差になります

この3点目が、$V_{bd}$ の分布から $t_{bd}$ の分布へ渡す変換の根拠です。両方をWeibullで書いて

とします。${\alpha }_v,{\beta }_v$ が $V_{bd}$ 側のスケールと形状、${\alpha }_t,{\beta }_t$ が $t_{bd}$ 側です。

この変換の値打ちは、待ち時間を掃引時間へ置き換える点にあります。TDDB試験は加速しても日単位の待ちが出ますが、V-ramp は1枚のウェーハを掃引する時間で済みます。使うときは、同じウェーハ群で走らせたTDDB試験の結果と突き合わせ、変換が返す寿命がその信頼区間へ収まることを確かめてから工程モニタへ載せます。ChienとKuoは、この形のウェーハレベル試験をパッケージレベル試験の代わりに使うときの条件を章1本で論じています¹¹。

小さいTEGの結果を製品面積へ運ぶ

もう1つ、WLRに固有の換算があります。試験構造の面積 $A_{\text{test}}$ は製品のゲート酸化膜総面積 $A_{\text{chip}}$ よりはるかに小さい。最弱リンク型なので、面積が広いほど弱い点を引き当てる確率が上がり、寿命は短くなります。

ここでも指数は $\beta$ です。欠陥が固まって分布すると、この面積スケーリングそのものが崩れます。ChienとKuoは、面積スケーリングにおけるクラスタ効果を誘電体信頼性の要として論じています¹¹。第3回のクラスタリングが、ここへそのまま戻ってきます。

「ウェーハ上で速く測って早く気づく」という考え方は、20年同じ形で続いています。新しくなったのは、その速さがどこまで行けるかです。2004年の枠組みが高速化の方向を示し、破壊電圧1点から寿命を投影する手順がそこへ乗りました。

バーンインとの住み分け

ここまでの試験を、浴槽曲線（bathtub curve）のどこを測っているかで仕分けます。区切りはWeibullの形状母数 β です。

E-testの信頼性項目が測っているのは右端、摩耗の壁がどこに立っているかです。バーンインが削るのは左端、欠陥に当たった個体の集団です。この2つは同じ曲線の別の場所を担当しているので、片方の改善はその領域の中だけで完結します。

だから現場の解釈も2通りになります。$t_{50}$ の中央値が下がったウェーハは、材料か界面が動いて摩耗の壁が手前へ来たウェーハです。中央値は変わらず早期側の裾だけが厚くなったウェーハは、欠陥が混入したウェーハで、選別で救える余地があります。異常が出て故障解析の結論を待つあいだ、疑わしいウェーハをあえてWAT・WLRC・CP・FTまで流して機能と信頼性の実測値を取り、データが清浄ならベースラインのほうを広げる、という運用を記しています](https://doi.org/10.1007/978-3-032-23190-1_3)。数字が動いたときに工程を疑うか管理値を疑うかは、この追加の実測が決着させます。