800V DC化でも48V母線を残す設計12V直降圧はRenesas試算で96.7%
AIラックの給電を800V DCに上げても、Renesasの設計では48Vの中間母線が残る。同社が2025年10月の白書で最初の基本ブロックとして設計したのは、800Vを16分の1の48Vへ降ろす変換器で、目的は既存の48Vの部品群をすぐに使い続けることだ1。48Vを省いて800Vから12Vへ直接降ろす64:1の案も同じ白書にあるが、白書はこの案を採る条件を「2段構成でいま得られる効率96%を上回ること」とし、3kW出力のシミュレーションで約96.7%と見積もった。
中間母線とは、800VとGPUのコア電圧の間に置く途中の電圧を指す。48Vを残すかどうかで、GPUへ届くまでの変換段の数が変わる。16:1なら48Vから先は既存の部品群を使える。一方、64:1なら変換段が1つ減る。Renesasは2026年9月に12V・6V出力の参照設計も示したが2、測定値を公開したのは48V出力の側だ。
800V DCは、ラックへ送る電圧を上げて電流と銅を減らす
Section titled “800V DCは、ラックへ送る電圧を上げて電流と銅を減らす”いまのAIラックは54Vの直流で給電している。NVIDIAによれば、1 MWのラックを54Vで給電すると最大200 kgの銅のバスバーが要る3。同社は800Vへ移る計画を2027年のKyberラックに合わせて進め、Renesasを含む半導体メーカー3と組んでいる。Renesasの白書は、ラック内の電圧を800Vに上げると銅の重さがほぼ半分になるとする1。
800Vは、ITラックの隣に置く電源専用のサイドカーラックで作る。白書の構成では、サイドカーラックが三相480Vの交流を800Vの直流に変え、ITラックはその直流を受けてGPUの近くまで降ろす。ラック内の電圧の階段は、電源供給網（PDN）の上流側の設計にあたる。
Renesasの最初の基本ブロックは、800Vを48Vへ降ろす16:1のLLC DCX
Section titled “Renesasの最初の基本ブロックは、800Vを48Vへ降ろす16:1のLLC DCX”Renesasが詳しく設計したのは、ITラックの中で800Vを48Vへ降ろす12kWの変換器だ。3kW・400V入力・48V出力の変換器を基本ブロックにして、2個の入力を直列にして800Vを分け合い、出力を並列にして6kWにする。この6kWの変換器を2台並べて12kWにする。
基本ブロックの方式はLLC DCXと呼ぶ。共振型のLLCコンバータを共振周波数の近くで固定して動かし、トランスの巻数比で決まる一定の比で電圧を下げる。出力電圧は調整せず、調整は後段の低電圧のDC/DCコンバータに任せる。Renesasはこの方式で最大98%の効率4を得られるとしている。
3kWの基本ブロックは、試作機で約650 kHzの動作を確かめた。白書には、一次側のスイッチがゼロ電圧スイッチング（ZVS）、二次側がゼロ電流スイッチング（ZCS）で動いた波形が載っている。一次側に入るGaN HEMTの役割と、サイドカーラックでのもう1か所のGaNは、800V DCラックでGaNが入る2か所で扱う。
48Vを残すと、既存の48Vの部品群をそのまま使える
Section titled “48Vを残すと、既存の48Vの部品群をそのまま使える”白書は16:1の変換器を新しい構成の「基本要素」と呼び、48Vを出力する理由を、既存の部品群の大半をすぐに再利用するためと説明する。48Vの中間母線から先には、48Vを12Vへ降ろす中間バス変換器（IBC）と、GPUのコア電圧を作る多相の電圧レギュレータが並ぶ。Renesasは白書で、IBCとコア電源を何世代も供給してきた1と述べている。
16:1の段は出力を調整しないので、制御も軽い。出力電圧を調整する普通のLLCでは、スイッチング周期ごとに電圧と電流を高速のA/D変換で取り込んで帰還制御を回す。LLC DCXは決めた周波数で開ループのまま動き、保護のための遅い監視で足りる。白書はその制御に汎用のMCUを使う。この基本ブロックにRenesasがGaN以外のどの部品を入れているかは、基本ブロックの部品表にまとめた。
12Vへの64:1直降圧は、試算では2段合計の96%を上回る
Section titled “12Vへの64:1直降圧は、試算では2段合計の96%を上回る”64:1は800Vから12Vへ1段で降ろし、48VのIBCを省く。白書は、この構成を採るのは2段構成でいま得られる96%を効率で上回れる場合だとしている1。
64:1の側は、2025年10月の白書の時点ではシミュレーションの段階だった。Renesasは12V出力のLLC DCXを、二次側を8組のセンタータップにした構成で設計中とし、3 kW出力の効率を約96.7%と見積もった。48V出力の結果より約1%低いが、変換段を1つ減らせる点に価値があると白書は書く。
この96.7%はSimplisによる3 kW出力のシミュレーション値で、白書の96%は負荷条件を添えずに書かれた2段構成の値だ。白書の条件に照らすと、64:1は試算の上では条件を満たしており、採用するかどうかは実機で測る効率にかかる。
1年後の2026年9月、Renesasは650V・20 mΩのGaN FETを発表し、その用途を800Vから48V、12V、6Vへ降ろすIBCの段とした2。測定値を示したのは48V出力の6kW参照設計で、電力密度は1立方インチあたり2.6 kWだった。12Vと6Vの参照設計も同じパッケージで組んだとしている。この新しいGaN FETの量産は2027年半ばの予定だ。
ほかの半導体メーカーも、48V級と12V・6Vの両方の出力を示している
Section titled “ほかの半導体メーカーも、48V級と12V・6Vの両方の出力を示している”2026年時点の各社の発表では、48V級の出力と12V・6Vへの直降圧の両方が出ている。STMicroelectronicsは2025年6月、800Vを50Vへ降ろす12kWの基板で98%を超える効率5を示した。2026年3月には、800Vを12Vへ直接降ろす6kWの基板でピーク効率97.5%を示し、これを54Vから12Vへの変換器を省いた版と説明している。同じ発表には、800Vを6Vへ降ろす20kWの基板（ピーク効率96.5%）もある。Infineonは2026年5月の発表で、同社の電源が800Vを50V、12V、6Vへ変換するとしている6。
NVIDIAの800V DCの解説図は、ITラック内で800Vを12Vへ降ろしてGPUへ送る3形で描かれている。これらの発表をこの記事なりにまとめると、2026年時点では48V級の中間母線を残す経路と、12V・6Vへ直接降ろす経路が、どちらも各社で開発されている。STの97.5%は6kWの基板のピーク効率で、Renesasの白書の96%と同じ条件で比べた値ではない。
電源基板を設計する側から見ると、48V出力の16:1は既存の48Vの部品群を使える案で、64:1は変換段を1つ減らす案だ。Renesasの電源事業の全体は企業研究：ルネサス エレクトロニクスに、GaNとSiCの使い分けはパワー半導体の解説にまとめている。
6件を表示
- 1
- 2
- 3NVIDIA：800V DC方式の解説と協業企業（2025年5月、7月更新）developer.nvidia.com abc
- 4Renesas：800V DC向け電源半導体の発表（2025年10月）renesas.com ↩
- 5
- 6Infineon：NVIDIA MGXエコシステム参加と800Vからの変換電圧（2026年5月）presseportal.de ↩