コンテンツにスキップ

ジッタとは

ジッタとは、信号が来るはずの時刻から前後にずれる、時間軸方向のゆらぎです。 デジタル回路は電圧の高低を0と1へ丸めるので振幅の乱れは落ちますが、いつ来たかのずれは丸めた後まで残ります。

そのずれの分だけ、クロックの1周期にはあらかじめ空けておく時間が要り、周波数を上げる余地が先に失われます。

波形の輝線が太るのは、周期ごとにタイミングが前後するから

Section titled “波形の輝線が太るのは、周期ごとにタイミングが前後するから”

単一の周期で発振しているはずのデジタル信号をオシロスコープに映すと、波形の輝線が太く幅を持って映ることがあります1。この幅の広がりがジッタです。1周期の単位で眺めると、理想の波形が同じ周期を繰り返すのに対して、実際の波形は部分的にタイミングが早く変化したり、遅く変化したりします。原因には、電気信号の読み取りデバイスのわずかな不安定さや、信号の伝送経路の悪影響があります。

チップの中では、出どころがもう少し具体的です。電源電圧の時間的な変動などの要因で、同一のフリップフロップに到着するクロック信号が期待される時間から前後に揺らぐことがあり2、この到着時刻のずれをクロックジッタと呼びます。電源・グラウンド配線の寄生抵抗と回路の動作電流によって生じる電源電圧降下、いわゆるIRドロップも、クロックスキューやクロックジッタの原因です。

振幅の乱れは押し返せるが、時刻のずれは残る

Section titled “振幅の乱れは押し返せるが、時刻のずれは残る”

ジッタが独立した用語として立っているのは、デジタル回路が振幅の乱れに強いためです。発振器の出力を数式で書き下すと、振幅の変動成分と位相の変動成分に分かれ3、位相の側から導かれる時間のずれがジッタです。

振幅の側の雑音はダイオード検波器などで容易に取り出せ、コンパレータやリミッタ回路などで抑えることもできます。論理回路を動かすクロック信号では、振幅の雑音を無視する場合が多くあります。一方で論理回路は高速性を追求するため、論理素子の入出力間の遅延時間や、その時間変動であるジッタ、あるいはスキューと呼ばれる論理素子間の遅延時間のばらつきが問題になります。

0と1に丸めても、時刻のずれだけが続きます
振幅の乱れは、しきい値で丸められますしきい値入力出力上下の幅は、丸める段で落ちますコンパレータやリミッタでも抑えられます立ち上がりの位置は、そろったままです時刻のずれは、丸めた後も続きますこの幅がジッタですしきい値をまたぐ時刻そのものが、動きます丸めた後の出力にも、同じずれが写りますこの残りが、タイミングの余裕を削ります
左の振幅の乱れは、しきい値で0と1に丸めた段で落ちます。右の時刻のずれは丸めた後も同じ形で残るため、ジッタだけが独立した設計課題になります。

ジッタは一つの数値に収まらず、五つの指標で表す

Section titled “ジッタは一つの数値に収まらず、五つの指標で表す”

ジッタは時間とともに細かく変動し、変動のパターンもさまざまなので、一つの数値だけで表すのは困難です。種類は、Period Jitter(Peak to Peak)、RMS Jitter(1-sigma)、Random Jitter、Deterministic Jitter、Accumulated Jitter(Long Term Jitter)の五つです。

周期ジッタは信号の1周期長のずれや揺らぎで4、Peak to peakジッタは最大周期長と最小周期長の差、RMSジッタは周期長の分布の標準偏差(1シグマ)です。サイクル間ジッタは、隣接するクロック・サイクル間の周期の一時的なずれです。

累積ジッタは、測る単位が違います。1周期長のばらつきに加えて、2周期長、3周期長と連続する多周期長の波形のばらつきを示し、横軸は何周期長目まで測ったか、縦軸はそれぞれの周期長での1シグマです。累積された周期長のジッタはある周期長から1シグマが収束していく傾向を見せるため、これによりPLL回路のバンド幅や過渡応答特性を判断できます。

周波数の側から見ると、1サイクルジッタには位相ノイズの高周波成分が寄与し5、何周期分を積み上げるかを示すnが大きくなるにつれ低周波成分が寄与を始め、最終的には出力ジッタに発振器の持つ全位相ノイズが寄与するようになります。

周波数の軸で表すと位相雑音になり、数値には積分範囲が付く

Section titled “周波数の軸で表すと位相雑音になり、数値には積分範囲が付く”

位相雑音は周波数領域で表した周波数の不安定さ、ジッタは時間領域における信号波形の揺らぎで1、二つは同じ現象の別の見え方です。位相雑音の積分値にあたる部分が位相ジッタとなり、RMSジッタに相当します。位相雑音はすべてジッタになります。

そのため、位相ジッタの数値には積分の範囲が付きます。特定のオフセット周波数範囲の積分値を計算すれば、その周波数範囲の成分を持つジッタ値が得られます。エプソン水晶デバイスはプログラマブルSPXOの製品ページで、位相ジッタの欄を「位相ジッタ(12 kHz〜20 MHz)」のように積分範囲つきで書き6、SG-8201シリーズで125 MHzの位相ジッタ1.1 ps Typ.を実現したとしています。

低い周波数の側には、別の名前も付いています。キャビティやLC同調回路を共振回路に使う通常の自励発振器では周波数変動がフリッカ雑音になっているので、ジッタの低域成分は非常に複雑な動きをし、ワンダと呼ばれることもあります3。ワンダの測定には、周波数安定度測定器などの専用の測定器を使います。

ジッタは、周期のうち先に取り分を持っていきます
1周期を、計算とジッタと余裕で分け合いますジッタが小さいときここが1周期の端ですいちばん遅い経路の計算です余裕が残っていますジッタが大きいとき計算の長さは同じですジッタの分を空けますスキューとジッタは、ゼロが理想とされます値を持つと、タイミング余裕がその分だけ減ります余裕が細ると、周期を縮める余地が消えます周波数を上げる余地を、ジッタが先取りしますジッタの数値には、範囲が付きます位相雑音をどこからどこまで積むかで変わります製品表では12 kHz〜20 MHzのように併記されます1周期分か積み上げ分かでも、意味が変わります減らす道にも、代償が付きますPLLのループ帯域には、最適値がありますフィルタを小さくすると、抵抗の熱雑音が増えますその熱雑音が、ジッタ特性を悪くします
クロックの1周期は、いちばん遅い経路の計算時間とジッタ分と余裕で分け合います。ジッタが増えるほど余裕が細るため、周波数を上げる余地がその分だけ先に失われます。

ジッタが増えると、タイミング余裕が減る

Section titled “ジッタが増えると、タイミング余裕が減る”

クロックスキューとクロックジッタは、いずれもゼロであることが理想で、ゼロからずれる場合にはタイミング余裕を減少させます2。クロックの1周期は、回路の中でいちばん遅い経路の計算時間を収める長さが要り、そこにジッタが加わると、ずれる可能性のある分だけあらかじめ空けておく必要が生じます。周波数を上げる余地を、ジッタが先に取っていく形です。

通信の側では、ジッタがあまりにも大きいと信号が隣接する信号と干渉し、映像や音楽を伝送する信号の場合には画像や音質の劣化を引き起こします1。

PLLで減らすと、ループ帯域と面積の取り合いになる

Section titled “PLLで減らすと、ループ帯域と面積の取り合いになる”

ジッタを減らす課題は、Deterministic Jitterをいかに減らしていくかです。この成分を最適化すると左右のRandom Jitterの間が重なり、理想的な正規分布として存在できるようになります。

回路の側の手当てはPLLが担いますが、そこには取り合いがあります。ΔΣ型分数分周シンセサイザでは、ループフィルタのカットオフを低くするほど分周比の切り替えで出る雑音を取り除ける一方、低くしすぎると電圧制御発振器の位相ノイズが出力へ漏れるので、出力位相ノイズを最小にするループ帯域に最適値があります5。

面積とも取り合います。チャージポンプ型PLLでフィルタを小型化するとき、チャージポンプ電流と容量は比例する一方で抵抗値は反比例するため、容量値を削減すると抵抗値が大きくなって出力熱雑音が増え、PLLのジッタ特性が劣化します。

ジッタの根は、抵抗が生むノイズにあり、周波数の軸で雑音として観測されるものが、時間の軸ではジッタとして検出されます。

ジッタとは何ですか?

信号が来るはずの時刻から前後にずれる、時間軸方向のゆらぎです。信号波形に生じる時間軸のずれや揺らぎを指します。

ノイズとジッタは、どこが異なるのですか?

乱れが出る軸が違います。発振器の出力を振幅の変動成分と位相の変動成分に分けたとき、位相の側から導かれる時間のずれがジッタです。振幅の側の雑音はダイオード検波器などで取り出せ、コンパレータやリミッタ回路で抑えることもできます。論理回路を動かすクロックでは振幅の雑音を無視する場合が多く、残る時間のずれが問題になります。

ジッタの数値には、なぜ範囲が付くのですか?

どの周波数のゆらぎまで数えるかで値が異なるためです。位相雑音の積分値が位相ジッタとなりRMSジッタに相当し、特定のオフセット周波数範囲の積分値を計算すればその範囲の成分を持つジッタ値が得られます。エプソン水晶デバイスの製品ページは、位相ジッタの欄を「12 kHz〜20 MHz」のように積分範囲つきで書いています。

位相雑音とジッタは、同じものですか?

同じゆらぎを、別の軸で表したものです。位相雑音は周波数領域で表した周波数の不安定さ、ジッタは時間領域における信号波形の揺らぎで、位相雑音はすべてジッタになります。

ジッタが大きいと、何が困りますか?

時間の余裕が減ります。クロックスキューとクロックジッタはゼロが理想で、値を持つとタイミング余裕を減らします。通信では、ジッタが大きすぎると信号が隣接する信号と干渉し、映像や音楽を伝送する信号では画像や音質の劣化を引き起こします。

チップの中では、何がジッタの原因になりますか?

電源電圧のゆらぎが代表格です。電源電圧の時間的な変動などの要因で、同一のフリップフロップに到着するクロック信号が期待される時間から前後に揺らぎ、これをクロックジッタと呼びます。電源・グラウンド配線の寄生抵抗と動作電流で生じる電源電圧降下、いわゆるIRドロップも、クロックスキューやクロックジッタの原因です。

ジッタを減らすと、何と引き換えになりますか?

面積や別の雑音と取り合いになります。ΔΣ型分数分周シンセサイザでは、ループフィルタのカットオフを低くするほど分周比の切り替えで出る雑音を取り除ける一方、低くしすぎると電圧制御発振器の位相ノイズが出力へ漏れるので、出力位相ノイズを最小にするループ帯域に最適値があります。ループフィルタの容量値を削減すると抵抗値が大きくなって出力熱雑音が増え、PLLのジッタ特性が劣化します。

  • ノイズとは── 乱れの大もと。周波数の軸で見た姿がノイズ、時間の軸で見た姿がジッタ
  • クロックとは── ジッタが余裕を削る相手。周期の下限を押し上げる側
6件を表示
  1. 1
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6