コパッケージ光学とは
コパッケージ光学とは、光の送受信を行うエンジンを、演算チップと同じパッケージや基板の上へ載せる構成です。 速度が上がるほど、筐体の縁の着脱式モジュールまで電気で運ぶ区間が電力と遅延の主な出どころになるため、光への変換を演算チップのそばへ引き込みます。
代わりに、光をチップへ入れる結合の損失とファイバの位置合わせをパッケージの中で引き受け、壊れたときの交換の単位も基板全体になります。
電気で運ぶ区間を、筐体の縁から基板の上まで縮める
Section titled “電気で運ぶ区間を、筐体の縁から基板の上まで縮める”演算チップから筐体の縁にある着脱式の光モジュールまでは電気の配線で、速度が上がるほど損失と消費が増えます。光エンジンを同じ基板の上へ載せると、この区間が一気に短くなります。imecは、演算チップと広帯域メモリの間を高帯域・低遅延・低電力で結ぶことを狙っています1。
ファイバの受け口は、インタポーザやパッケージの縁のように空間に余裕のある場所へ移し、本数を増やせます。
結合損失は段ごとに積み上がり、ファイバ間で合計4 dBになる
Section titled “結合損失は段ごとに積み上がり、ファイバ間で合計4 dBになる”imecのエッジ結合器は、O帯とC帯のTEとTMの両偏波で、ファイバあたり-1.5 dBを示します。SiNから光再配線層への断熱結合器の損失はO帯の全域で両偏波とも1 dBを十分下回り、ファイバと光再配線層の突き合わせ結合は端面あたり1 dBです。1310 nmでのエバネッセント結合器は大半が0.5 dB未満の挿入損失で、ファイバ間の挿入損失の実測は合計4 dBでした。
ファイバの大きなモードを、SiNテーパで細い導波路へ移す
Section titled “ファイバの大きなモードを、SiNテーパで細い導波路へ移す”標準の単一モードファイバの光は、Siのナノ導波路に比べてはるかに大きく広がっていて、そのまま突き当てると大半が外へ逃げます。そこでBEOLのCMOS積層にあるSiNの層を使い、逆テーパのSiNで大きなモードをSiのナノ導波路の閉じ込めたモードへ移します。SiNテーパは高さ400 nmで、幅が標準の710 nmから先端の130 nmへ細ります。細るほど光が外へ染み、隣の導波路へ移ります。
光と電気を同じ工程で組み、保守のしやすさを手放す
Section titled “光と電気を同じ工程で組み、保守のしやすさを手放す”光エンジンを同じ基板へ載せるには、電気の結線と光の結合を同じ工程で作ることになります。imecのシリコンフォトニクスのプラットフォームでは、集積の手段にTSV・マイクロバンプ・埋め込みマイクロバンプ2が並びます。
ファイバの位置合わせは、電気の結線より桁違いに厳しくなります。数μmのずれが、そのまま損失として出ます。交換の自由度も下がり、着脱式なら壊れたモジュールだけ替えられますが、同じ基板へ載せると全体を交換することになります。性能を、保守のしやすさで買う形です。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”コパッケージ光学とは何ですか？
光の送受信を行うエンジンを、演算チップと同じパッケージや基板の上へ載せる構成です。電気で運ぶ距離が短くなります。
何が良くなりますか？
imecは、演算チップと広帯域メモリの間を高帯域・低遅延・低電力で結ぶことを狙っています。
従来はどうしていましたか？
着脱式の光モジュールを筐体の縁へ置き、そこまで電気で信号を運んでいました。経路が長いぶん電力と遅延で払います。
ファイバはどこへつなぎますか？
ファイバの受け口をインタポーザやパッケージの縁へ移し、本数を増やします。
結合の損失はどのくらいですか？
imecの実測で、ファイバ間の挿入損失は合計4 dBです。
どうやって光を入れますか？
逆テーパのSiNで、標準の単一モードファイバの大きなモードをSiのナノ導波路のモードへ移します。
テーパの寸法はどのくらいですか？
SiNテーパは高さ400 nmで、幅が標準の710 nmから先端の130 nmへ細ります。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- 光インターコネクトとは── 光で運ぶこと自体の利点
- シリコンフォトニクスとは── 光エンジンを作る技術
- メモリの壁とは── CPOが狙う当の問題
- ハイブリッドボンドピッチとは── 電気側の高密度な結線
2件を表示
- 1
- 2imec：Silicon photonics foundry servicesimec-int.com ↩