メモリのビット救済とは
メモリのビット救済（Memory Bit Repair）とは、テストで見つかった不良セルや行・列を、冗長な予備回路へ置き換える工程です。 目的はメモリデバイスの歩留まりを向上させるために、テストで見つかった不良メモリセルを修復することで1、不良箇所を使わずに、要求される記憶容量と動作を確保します。救える不良の数は予備の数で頭打ちになります。予備回路は歩留まりを改善しますが、そのぶん面積と、設計・試験の複雑さが増えます。良品の判定は、修復を実施した事実ではなく、全アドレスを確かめ直した結果で下します。
不良のある行や列を予備の行や列へ置き換え、予備が尽きた不良は救えない
Section titled “不良のある行や列を予備の行や列へ置き換え、予備が尽きた不良は救えない”置き換えは、不良セルを含む行や列の単位で行います。メモリ試験で不良の位置を特定し、その行や列へのアクセス先を予備行や予備列へ割り当てます。
修復資源には上限があり、予備行と予備列をどう割り当てても足りなければ、残った不良は救えません。予備回路が不足した場合のほか、配線や周辺回路の故障も、セルを差し替える仕組みでは救済できないことがあります。管理するのは、不良位置、予備資源、修復の割当て、設定の保持の4つです。
試験から再テストまでの記録を、同じダイに結び付ける
Section titled “試験から再テストまでの記録を、同じダイに結び付ける”手順は、メモリ試験で不良位置を特定し、予備行や予備列への割当てを決め、その対応をヒューズや不揮発な設定へ記録する流れです。修復のあと、同じテストを再実行して全アドレスへのアクセスを確かめ、容量と動作がそろったダイだけを良品とします。
再テストで落ちたダイは、修復資源の上限を超えて救済できない不良と、修復の設定に失敗したものとに分けます。両者を分けるために、置換した行・列や救済箇所を記録し、初回の不良マップ、修復設定、再テスト結果を同じダイへ結び付けます。
チップ内のBISTが試験と修復を受け持ち、予備とECCの組み合わせも選べる
Section titled “チップ内のBISTが試験と修復を受け持ち、予備とECCの組み合わせも選べる”試験と修復をチップ内のBISTに任せる方法もあります。Siemensは、Tessent MemoryBISTが外部の資源をほとんど使わずに、チップ内の不良メモリをすべてテストし、恒久的に修復するとしています2。IPコアの中のメモリは、共有バスの構成でまとめて試験・修復する方式を同社は示しています。低遅延のプロトコルでBIST制御回路を設定し、Go/NoGoの試験を実行して、合否の状態を監視できるとしています。
Tessent MemoryBISTでは、試験アルゴリズムをBIST制御回路に組み込んでおき、実行時の制御で各メモリへかけます。Siemensは、製造工程が成熟するにつれて短い試験アルゴリズムを選べるとしています。
予備回路だけが救済の手段ではありません。同社は、合否の基準を変えられるので、メモリの冗長と誤り訂正符号（ECC）2の最適な組み合わせを選べるとしています。不揮発メモリ向けの専用アルゴリズムもECCのオプションと組み合わせて使え、設定を変えられるインターフェースで製品に組み込んだ後のin-system試験にも対応するとしています。予備回路は面積と設計・試験の複雑さを増やすので、冗長とECCの組み合わせ方も救済の設計で選ぶ対象になります。DRAMを積層する製品では、積んだ後に中間の層を修理することが極めて困難になるため、積む前の個片で良否を保証する比重が上がります。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”メモリのビット救済は何をする工程ですか？
テストで見つかった不良セルを含む行や列を、冗長な予備回路へ置き換える工程です。不良箇所を使わずに、要求される記憶容量と動作を確保し、メモリデバイスの歩留まりを上げます。
どの段階で行いますか？
メモリ試験で不良位置を特定し、予備行や予備列への割当てを決めます。ヒューズや不揮発な設定へ対応を記録し、修復後のアクセスを同じテストで再確認します。
どこを管理しますか？
不良位置、予備資源、修復の割当てと設定の保持を管理します。予備回路が足りない場合や、配線・周辺回路の故障では救済できないことがあります。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”2件を表示
- 1SEAJ 半導体製造装置用語集seaj.or.jp ・ 2026年10月12日閲覧 ↩
- 2Siemens：Tessent MemoryBISTsiemens.com ab