トラップリッチ層とは

トラップリッチ層とは、RF用SOI基板の埋め込み酸化膜（BOX）と高抵抗Si支持基板のあいだに入れる、欠陥（トラップ）の多い多結晶Si層です。 支持基板の表面にできる導電層を消し、高周波信号の損失とひずみを抑えます。電子を捕まえるのは多結晶Siの粒界なので、効き目は粒界の量で決まります。粒が大きく育つとトラップが減り、効果も小さくなります。

酸化膜の固定電荷が支持基板の表面に導電層を作り、実効抵抗率を数桁下げる

BOX直下の断面

BOXの正の固定電荷が支持基板の表面に電子を集めると、高抵抗Siでも表面に導電層ができます。多結晶Si層を挟むと、粒界のトラップがその電子を捕まえます。

公称抵抗率が1kΩ·cmを超える高抵抗Siを支持基板に使っても、酸化膜と半導体の界面にある固定電荷（Si/SiO2では通常は正）がキャリア密度の高い薄い層を作り、基板の実効抵抗率を数桁下げます¹。UCLouvainの研究グループはこの現象を寄生表面伝導（PSC）と呼び、固定正電荷が自由電子を多く引き寄せ、チャネルのような薄い高導電層ができる²と説明しています。同グループによると、このため高抵抗基板の実効抵抗率は一般に30〜150Ωcm程度にとどまります²。

同じグループのRackとRaskinは、支持基板のドーピングを下げる対策の限界を指摘し、この導電層を大きなRF損失、寄生結合、強い非線形ひずみの原因³に挙げています。上に作るインダクタや伝送線路が感じる実効抵抗率は、公称値と大きく異なることがあります。

BOXと支持基板のあいだの多結晶Siが、粒界のトラップで電子を捕まえる

Soitecは、自社のeSI基板について、高抵抗の支持基板と埋め込み酸化膜のあいだにトラップリッチ層を入れ、その上に作るICの性能を大きく高める⁴構造で、トラップリッチ型として最初に量産された材料だと発表しています。eSI基板は同社の層転写技術であるSmart Cutで作ります。

トラップリッチ層の役割は、表面に集まった電子を動けなくすることです。TSMCの特許は、多結晶Siの粒界が移動できる電子のトラップとして働き、PSCを減らす⁵と書いています。UCLouvainのRackらは、2000年代初めに導入された欠陥の多い薄い多結晶Si層が、界面のフェルミ準位をバンドギャップ中央付近にピン止めして⁶PSCを抑えると書いています（フェルミ準位ピニング）。

10GHzの線路損失は、標準基板の3dB/mmからトラップリッチ基板の0.3dB/mmへ下がった

基板ごとの線路損失

10GHzの線路損失は、標準抵抗率の基板で3dB/mm、高抵抗基板で1〜2dB/mm、トラップリッチ基板で0.3dB/mmでした。

UCLouvainのCourteらは、BOX厚500nmの基板上に作ったコプレーナ線路で基板ごとの損失を比べました。10GHzでの線路損失は、標準抵抗率の基板で3dB/mm、高抵抗基板で1〜2dB/mm、トラップリッチ基板で0.3dB/mmでした¹。トラップリッチ基板の0.3dB/mmは、主に金属線路自体の抵抗から来ています。同じ論文によると、高抵抗基板はPSCのために実効抵抗率が公称値に届かず、トラップリッチ基板は多結晶Si層がPSCを打ち消すことで、公称値5kΩ·cmに近い実効抵抗率を示しました。

効くのは線路だけではありません。RackとRaskinは、インダクタ、伝送線路、フィルタ、アンテナといったRFの受動素子が、トラップリッチ基板の性質から大きな恩恵を受け、RFスイッチのモジュールにも効くとしています³。

TSMCの特許は、粒を小さく保ち厚さを約1〜2µmに収める製法を示す

トラップリッチ層の粒

柱状の大きな粒は粒界が少なく、トラップ密度が低くなります。急速熱処理で幅約10〜100nmの等軸の粒にすると、粒界が増えます。

TSMCの特許に記載された製法の一例では、高抵抗Si基板の上に、結晶化を避けるため約600℃未満でアモルファスSiをCVDなどで堆積し、急速熱処理で多結晶Siに変えます。その上に絶縁膜を作って平坦化し、水素イオンなどを埋め込んだデバイス側基板と貼り合わせて、注入した層で分割します。トラップリッチ層は支持基板の側に先に作り、BOXと上部Si層はそのあとの貼り合わせと分割でできます。

同じ特許は、従来のトラップリッチ層が、アモルファスSiを高温でゆっくり加熱して多結晶化するため柱状の大きな粒になり、粒界の面積が小さくトラップ密度も低いため、PSCを減らす効果が限られる⁵ことを課題に挙げています。枚葉式のエピタキシャル装置で作るため、スループットも低いと書いています。特許の実施形態の一つでは、急速熱処理でアモルファスSiを結晶化し、粒の大半を等軸にした多結晶Siにします⁵。等軸の小さな粒（幅が約10〜100nm）を中心にしてトラップを増やす狙いです。

厚さにも窓があります。同じ特許は、層が約1.0µmより薄いと電子を捕まえきれずPSCの抑制が効かないおそれがあり⁵、約2.0µmより厚いと基板の反りが大きくなりやすいとしています⁵。小さな等軸の粒には別の利点もあると特許は書いています。応力が下がるので基板の反りとたわみ、支持基板の縁の転位とスリップが減り⁵、上面が比較的滑らかになるので、その上の絶縁膜を熱酸化などでTTVの小さい状態に作れます⁵。トラップを増やすことと、反りや平坦さを守ることが、同じ「粒を小さくする」操作で両立する、というのがこの特許の主張です。

Soitecは第2世代のeSI90で、2次高調波の上限を−80dBmから−90dBmへ下げた

Soitecは2015年に、トラップリッチ型RF-SOI基板の第2世代eSI90を発表しました。同社によると、eSI90は第1世代より実効抵抗率が高く、LTE Advancedのスマートフォンの厳しい新要求に応えるため、RFフロントエンドモジュールの線形性を10dB改善します⁴。同社は、完成したICのRF線形性を予測する新しい計測指標HQF（Harmonic Quality Factor）を定め、基板の上に作ったコプレーナ導波路の2次高調波ひずみと相関するとしています。そのうえで上限値を第1世代の−80dBmから−90dBmへ下げました⁴。発表時点で、同社はeSI基板で作られるRFデバイスが四半期に10億個を超えると見積もっていました。

用途の中心はRFフロントエンドのアンテナスイッチです。RackとRaskinは、2008年には携帯電話のスイッチモジュールに占めるRF SOIの比率が10%未満だったのに対し、現在のほぼすべてのスマートフォンが、トラップリッチ基板上の部分空乏型SOIで作ったRFスイッチを搭載している³と書いています（2019年の講演要旨）。

トラップリッチ層を省いた高抵抗SOIはコスト重視の用途向け、先端FD-SOIとの組み合わせには課題がある

Soitecの製品ラインには、トラップリッチ層を省いた高抵抗SOIも残っています。同社はこのHR-SOIを、干渉を受けにくい単純なRF信号を使うコスト重視の無線システム向け⁷と位置づけ、層構成を簡略化したRFeSI liteを性能とコストの折り合いをつける品種としています。

RackとRaskinは、先端のFD-SOIとトラップリッチ層の両立に課題があることも挙げ、代わりに支持基板の多孔質化、深いトラップの注入、PN接合のパターンでPSCを抑える方法を紹介しています。Courteらの比較では、多孔質Si基板がトラップリッチ基板と同等かやや高い実効抵抗率を示しました。

よくある質問（FAQ）

トラップリッチ層とは何ですか？

RF用SOI基板で、埋め込み酸化膜（BOX）と高抵抗Si支持基板のあいだに入れる、欠陥（トラップ）の多い多結晶Si層です。

高抵抗Siの支持基板にも表面の導電層ができるのはなぜですか？

酸化膜との界面にある固定電荷（Si/SiO2では通常は正）が支持基板の表面に電子を集めて導電層を作るためです。その結果、実効抵抗率は数桁下がり、高抵抗基板でも30〜150Ωcm程度にとどまるのが一般的です。

どうやってキャリアを抑えるのですか？

多結晶Siの粒界に集まるトラップが、移動できる電子を捕まえます。UCLouvainの論文によると、この層は界面のフェルミ準位をバンドギャップ中央付近にピン止めします。

線路損失はどのくらい下がりますか？

UCLouvainの測定では、10GHzの線路損失が標準抵抗率基板で3dB/mm、高抵抗基板で1〜2dB/mm、トラップリッチ基板で0.3dB/mmでした。

どうやって作りますか？

TSMCの特許の一例では、高抵抗Si基板にアモルファスSiを約600℃未満で堆積し、急速熱処理で小さな粒の多結晶Siにしてから絶縁膜を形成し、水素などのイオンを注入したデバイス側基板と貼り合わせて分割します。層の厚さは、薄すぎると電子を捕まえきれず、厚すぎると反りやすくなります。

どこで使われていますか？

スマートフォンの高周波スイッチです。UCLouvainの研究者は2019年の講演要旨に、当時のほぼすべてのスマートフォンが、トラップリッチ基板上の部分空乏型SOIで作ったRFスイッチを搭載していると書いています。

比較・違いを学ぶ

• SOI基板とは── トラップリッチ層を入れる土台の基板構造
• 層転写とは── トラップリッチSOIの上部Si層を載せる方法
• ポリシリコンとは── トラップリッチ層の材料そのもの
• アンテナスイッチとは── トラップリッチ基板の主な用途

関連用語

• SOI基板とは
• RFフロントエンドとは
• ポリシリコンとは
• 層転写とは
• アンテナスイッチとは
• ウェーハ接合とは

同じ分類「ウェハ製造・基板加工」の用語（13語のうち8語）

• SiCウェハ（炭化ケイ素基板）とは
• ウェーハエッジ研磨とは
• ウェーハ加工損傷エッチングとは
• ウェハ平坦度とは
• エピタキシャルウェハとは
• シリコンインゴットとは
• シリコンウェハとは
• チョクラルスキー法（CZ法）とは

半導体用語集の「ウェハ製造・基板加工」へ戻る

出典

7件を表示

1. 1
   Q. Courteほか（UCLouvain）：High-Temperature Characterization of Novel Silicon-Based Substrate Solutions for RF-IC Applicationsresearch.dial.uclouvain.be ↩ab
2. 2
   UCLouvain RF-SOI group：RF substratessites.uclouvain.be ↩ab
3. 3
   M. Rack, J.-P. Raskin（UCLouvain）：SOI Technologies for RF and Millimeter Wave Applications（ECS 236th Meeting 講演要旨）research.dial.uclouvain.be ↩abc
4. 4
   Soitec’s new RF-SOI substrates expand the frontiers of mobile communications（2015年、eSI90）soitec.com ↩abc
5. 5
   TSMC：米国特許 US10923503B2 Semiconductor-on-insulator (SOI) substrate comprising a trap-rich layer with small grain sizespatents.google.com ↩abcdefg
6. 6
   M. Rackほか（UCLouvain）：Field-Effect Passivation of Lossy Interfaces in High-Resistivity RF Silicon Substrates（EuroSOI-ULIS 2021）research.dial.uclouvain.be ↩
7. 7
   Soitec：RF-SOI substrates 製品ページsoitec.com ↩