SOI基板とは

THEME 01 基板・材料 · ウェハ製造・基板加工Silicon on Insulator

THEME 01 基板・材料02 →

SOI基板とは、支持基板と表面のシリコン層の間に酸化膜を挟んだ基板です。 この埋め込み酸化膜（BOX）が、トランジスタを作るシリコン層を下側から電気的に切り離します。バルク基板ではチャネルの下がどこまでも続きますが、酸化膜で下を切れば、空乏層が伸びる先そのものが有限になります。空乏層の厚さを不純物濃度に代えてシリコン膜厚で与えられるため、濃度を上げずに済み、それが低消費電力につながります。代わりに、基板の膜厚均一性がそのままデバイスのばらつきになります。

チャネル長が100nmを切ると、バルクMOSFETでは短チャネル効果を抑えにくい

プレーナ型バルクMOSFETでは、チャネル長が100nmより短くなると短チャネル効果を抑えることが難しく、一般的にしきい値電圧が高くサブスレショルド係数が大きい特性になってしまいます¹。低電源電圧化に向けては、チャネル構造をエンジニアリングする手法がとられます。

バルク基板では、空乏層の厚さは不純物濃度で決まります。濃度を上げれば空乏層は薄くなり、短チャネル効果は抑えられます。その代わり、しきい値電圧は全チャネル長で上がり、ばらつきが増え、移動度も劣化します。SOIは、その代償を払わずに同じ目的へ届く経路です。

膜厚が空乏層の厚さを決めるので、チャネルドーピングを省ける

バルクと完全空乏型SOI

埋め込み酸化膜は、ドレインからソースへ回り込む深い経路を切ります。ただし酸化膜越しの電界の結合は残るため、短チャネル効果を完全には抑えきれません。

チャネル構造のエンジニアリングでまず用いられたのが、SOI基板を用いてシリコン層の膜厚を薄くし、シリコン全体を空乏化させる完全空乏型SOI（FDSOI）MOSFETです¹。埋め込み酸化膜が下側の経路を切るため、ドレインからの空乏層が深いところを回ってソースへ届く道がふさがります。

SOIでは、シリコン層の膜厚そのものが空乏層の厚さの上限を与えます。濃度に頼る必要がなくなるため、FDSOI MOSFETではチャネルドーピングをせずに短チャネル効果が抑えられ、サブスレショルド係数も小さく、低消費電力動作に向いています¹。この係数はサブスレッショルドスイングとも呼ばれます。ドーピングを省けば、しきい値電圧を定める不純物の個数に由来するばらつきも小さくなります。ランダムドーパントゆらぎを構造で減らす手として、FinFETと同じ系統にあります。

ただし、酸化膜で切れるのはチャネル以外の電流の通り道までです。BOX層を介したドレインとソースの間の電界の結合は残るため、短チャネル効果を完全に抑えるのは難しくなります²。

酸化膜で切り離すことには、ほかの利点もあります。SOI MOSFETはソース・ドレイン領域の浮遊容量をバルクMOSFETより小さくでき、Si活性層の厚さが限られているため放射線損傷にも強くなります²。

SOIは、ゲート制御性を構造で解く系統の最初の一歩

ゲート制御性をさらに高めるために、基板側にもゲートを設けたダブルゲートMOSFET、シリコンの活性領域をフィン状に加工してゲートが上部と側面の3面を囲むトライゲートMOSFET、さらにシリコンをナノワイヤに加工してゲートが全面を囲むゲートオールアラウンドMOSFETといったマルチゲートMOSFETが、先端CMOS技術に採用され始めています¹。マルチゲート化は、微細化限界を打破する新デバイス²にも数えられます。

SOIは、この流れの最初の一歩にあたります。囲む面を増やす代わりに、下側の経路を酸化膜で切るという別の方向から、同じゲート制御性の問題へ向かっています。FinFETとGAAは、そこから側面と裏側へ進みました。

基板の膜厚均一性が、そのまましきい値電圧の均一性になる

SOIウェーハの厚さ

Okmeticの200mm品では支持基板が典型725µm、埋め込み酸化膜は典型0.5〜2µmで、同じ縮尺では線1本の厚さしかありません。

SOI基板は、シリコンウェーハの上に酸化膜と薄いシリコン層を作り込んだ状態で工場へ入ります。ウェーハ接合で作る方式では、2枚のウェーハを貼り合わせてから片側を薄くし、水素注入で割る層転写でも作れます。デバイス側では、シリコン層の膜厚とその均一性が、そのまましきい値電圧の均一性になります。基板の仕様が、デバイス特性の仕様の一部になる構造です。

基板メーカーは膜厚の公差を製品の仕様として示します。Okmeticは、デバイス層の厚さを1µmから200µm超までとし、公差は標準のBSOIで±0.5µm、0.3 SOIで±0.3µm、E-SOIで±0.1µm、C-SOIで±0.7µmとしています³。同社は、層の厚さによらずデバイス層の厚さの公差を±0.1µmにそろえた均一性の高いウェーハ³も挙げています。同社の仕様では、埋め込み酸化膜は熱酸化膜で300nmから4µm、典型0.5〜2µm、支持基板は300µmから950µmで、200mmで典型725µm、150mmで典型380µmです³。Okmeticの仕様で厚さを見ると、SOIウェーハの大半はふつうのシリコンの支持基板です。

SOIが差し出すのは、基板そのものの費用と、シリコン層の膜厚均一性がデバイス特性へ直結する管理です。プロセス担当は、基板仕様とデバイス仕様を1つの表へまとめることになります。

高周波用では、酸化膜の下に寄生の伝導層ができる

RF用のSOIでは、支持基板側にも問題が出ます。UCLouvainのRF-SOIグループによると、Si/SiO2界面の固定正電荷が自由電子を多く引き寄せ、チャネルのような薄い高導電層（寄生表面伝導層、PSC）ができます⁴。このため、高抵抗の支持基板でも実効抵抗率は30〜150Ωcm程度にとどまるのが一般的⁴だとしています。

同グループによると、対策で最も広く使われているのが、SiO2とSiの間に欠陥の多い多結晶シリコンの薄い層を入れて自由キャリアを捕らえ、界面を高抵抗にするトラップリッチ方式⁴です（トラップリッチ層）。一方、FD-SOIはバックゲートのコンタクト、分離用のウェル、ダイオードなどBOXの下の構造を使い、欠陥の多い多結晶シリコンとは組み合わせにくいとされます⁴。同グループは、別のPN接合によるパッシベーションがGlobalFoundriesの22nm FD-SOIとSTMicroelectronicsの28nm FD-SOIの工業プロセスに高抵抗基板上で適用されたとしています⁴。

よくある質問（FAQ）

SOI基板とは何ですか？

支持基板と表面のシリコン層の間に酸化膜を挟んだ基板です。この埋め込み酸化膜が、トランジスタを作るシリコン層を下側から電気的に切り離します。

完全空乏型とは何ですか？

SOI基板を用いてシリコン層の膜厚を薄くし、シリコン全体を空乏化させるMOSFETを、完全空乏型SOI（FDSOI）MOSFETと呼びます。

何が良くなりますか？

完全空乏型SOI MOSFETでは、チャネルドーピングを省いたまま短チャネル効果が抑えられ、サブスレショルド係数も小さく、低消費電力動作に向いています。SOI MOSFET全般では、ソース・ドレインの浮遊容量をバルクより小さくでき、放射線損傷にも強いという利点もあります。

なぜチャネルドーピングを省けるのですか？

空乏層の厚さがシリコン膜厚で決まるためです。バルクではドーピング濃度で空乏層幅を抑える必要がありますが、SOIでは膜厚そのものが上限を与えます。

ドーピングを省けると何が変わりますか？

ランダムドーパントゆらぎが小さくなります。しきい値電圧を定める不純物の個数に由来するばらつきが、構造の側で減ります。

いつ使われるようになりましたか？

チャネル長が100nmより短くなるとプレーナ型バルクMOSFETで短チャネル効果を抑えることが難しくなり、低電源電圧化に向けてまずFDSOI MOSFETが用いられました。

FinFETやGAAとの関係は何ですか？

ゲート制御性をさらに高めるために、ダブルゲート、トライゲート、ゲートオールアラウンドといったマルチゲートMOSFETが採用され始めています。SOIは、ゲート制御性を構造で解く系統の最初の一歩にあたります。

比較・違いを学ぶ

シリコンウェーハとは── 下側の経路が続いている基板の側
FinFETとは── 囲む面を増やす方向へ進んだ側

出典

4件を表示

1
電子情報通信学会：知識ベース S2群1編3章微細デバイスの諸問題（小林正治）ieice-hbkb.org a b c d
2
電子情報通信学会：知識ベース S2群1編4章微細化限界を打破する新デバイス（鈴木英一ほか）ieice-hbkb.org a b c
3
Okmetic：SOI wafersokmetic.com a b c
4
UCLouvain RF-SOI group：RF substratessites.uclouvain.be a b c d e