層転写とは

THEME 01 基板・材料 · ウェハ製造・基板加工Layer Transfer

THEME 01 基板・材料02 →

層転写とは、ドナー基板の表面から単結晶の薄い層を剥がし取り、別の支持基板（ハンドル基板）へ移す技術です。 SOI基板、圧電薄膜の基板、SiCの貼り合わせ基板、3次元積層の上層の土台を作ります。勝負どころは、厚さのそろった薄い層を作ることと、高価なドナー基板をどれだけ残せるかの2つです。研削とエッチングで薄くする方式はデバイスウェーハの大部分を削り取りますが、水素注入で割るSmart Cutは注入エネルギーで厚さを決め、剥がしたあとのドナーを再利用します。

注入・貼り合わせ・熱処理の3段階で、補強材に載せた薄い層を割り取る

Smart Cutの工程

水素を注入した深さに微小気泡の面ができ、貼り合わせて熱処理すると、その面で割れます。支持基板の上に残った単結晶層と酸化膜がSOIになり、ドナー基板は次の転写に使います。

Soitecによると、Smart Cutは軽いイオンの注入と分子間力による接着（貼り合わせ）を組み合わせて¹、極めて薄い単結晶層をある基板から別の基板へ移す技術です。同社はCEA-Letiと共同でこの技術を開発し、CEA-Letiの研究者が生んだこの方法で、初めて結晶層をどんな種類の支持基板にも載せられるようになったとしています¹。

原型は、CEAのBruelが1992年に米国で出願した特許です。シリコンに水素イオン（プロトン）をイオン注入すると、注入量が約10¹⁶ cm⁻²で、水素が表面と平行な面の近くに気泡を作り始めます。この面が割れやすい面になります。それ以上の注入量（例として5×10¹⁶ cm⁻²）では、熱処理で気泡どうしを合体させ、上側の1.2µmの膜と残りの基板の2つに割る²と記載されています。

特許の請求項は工程を3段階に分けています。イオン注入で基板の内部に気泡の層を作り、その面を補強材（硬い材料の層）と密着させ、注入時より高い温度で熱処理します。熱処理では、結晶の再配列と気泡内の圧力で薄い膜と基板本体が分かれます。請求項の一例では、注入中のウェーハ温度を20〜450℃、熱処理を500℃超としています。別の請求項では熱酸化膜越しに注入し、補強材に酸化膜を付けたSiウェーハを使います。この組み合わせが、酸化膜を挟んだウェーハ接合によるSOIの形です。

膜の厚さは注入エネルギーで決まり、150keVなら約1.2µm

注入エネルギーと膜の厚さ

CEAの特許の表では、注入エネルギーが150keVなら約1.2µm、1000keVなら13.5µmの膜が剥がれます。エネルギーで注入の深さが決まり、その深さが膜の厚さになります。

同じ特許の表では、剥がれる膜の厚さは注入エネルギーで決まります。10keVで0.1µm、50keVで0.5µm、100keVで0.9µm、150keVで1.2µm、200keVで1.6µm、500keVで4.7µm、1000keVで13.5µmです。Soitecも、転写層の厚さは注入エネルギーの調整で精密に決められるとしています¹。同社は、この技術で10〜100nmの極めて薄く均一な単結晶層の積層が作れるようになったと書いています。

厚さを決めるのが削る量ではなく注入の条件である点が、研削で薄くする方式との分かれ目です。同社は、半導体業界の標準装置を使い、異なる直径のウェーハに対応できる点も特長に挙げています。

研削で薄くする方式はウェーハを削り取り、Smart Cutはドナーを使い回す

ドナー基板の使い方

エッチバック方式はデバイスウェーハの大部分を削り取ります。Smart Cutは薄い層だけを割り取り、残ったドナー基板を表面を整えて繰り返し使います。

注入で割らずに、貼り合わせたあと上側の基板を削って薄くする方式もあります。SUMCOはSOIウェーハの作り方を、支持基板と活性基板の一方または両方に酸化膜を作り、2枚を貼り合わせて熱処理で結合したあと、活性基板を所定の厚さまで研削・研磨する³工程として紹介しています。

Honeywellの特許が示すBESOI（貼り合わせ・エッチバック）の例では、ホウ素を添加したエッチストップ層とデバイス層を持つSiウェーハを、酸化膜付きの支持基板に室温で貼り合わせます。そのうえでデバイスウェーハの大部分を研削で取り除き、残りとエッチストップ層を選択的に化学エッチングして⁴、均一なデバイス層を残します。

Smart Cutでは、ドナー基板は層を転写するたびに表面を整え、繰り返し再利用できる¹とSoitecは書いています。CEA-LetiのReboh氏も、低温の層転写にSmart Cutを使う利点として、SOIウェーハとエッチバックを使う方法と比べたコスト削減とドナー基板の再利用⁵を挙げています。Soitecは、Smart Cutを使い込んでSOIの生産を工業化し、顧客はそのSOIで高性能で省エネルギーな電子部品を作っているとしています⁶。

圧電体・SiC・GaNでも、高価な単結晶を薄く使って別の支持基板に載せる

Soitecは、圧電体（LTO、LNO）、SiC、GaNまたはInGaN、InPのドナー基板から薄い結晶層を別の基板へ移し、価値の高い基板を競争力のあるコストで作れるとしています⁷。同社は、貼り合わせは材料の種類と温度の幅が広く、熱膨張の差で成膜ができない組み合わせで、成膜に代わる方法になる¹とも書いています。同社はSmart Cutをシリコン以外の材料へ広げたほか、Smart Stackingという別の層転写プロセスとエピタキシーの技術も開発したとしています⁶。

圧電体の例が、SAWフィルタ向けのConnect POI（Piezoelectric On Insulator）基板です。Soitecによると、POIは4層からなり、圧電材料にタンタル酸リチウム（LiTaO3）とニオブ酸リチウム（LiNbO3）を使います⁸。品種は150mmと200mmで、同社は200mm品を3GHz超までのRFフィルタの中高域帯と低域帯⁸に向けています。

SiCの例がSmartSiCです。Soitecは、水素注入を含むSmart Cutで単結晶SiCの薄い層を多結晶SiCの支持基板に載せ、単結晶SiCウェーハ1枚から少なくとも10枚のSmartSiCウェーハを作れるとしています⁹。同社は単結晶SiCウェーハを「価値の高い」ウェーハと呼び、その薄い層だけを使います（SiCウェハ）。同社はさらに、水素注入を含む同社のSmart Cutプロセスがバイポーラ劣化を起こさないことを実証したとし⁹、多結晶と単結晶のSiC基板の調達先を複数持つことと合わせて、供給網の強さを訴えています。

上層トランジスタを500℃以下で作る3次元積層でも、転写した層を土台にする

CEA-Letiは2021年、3次元の低温逐次集積技術CoolCubeで作った上層のnMOSFETで記録的な性能を報告し、初めてSmart Cutで作った低温SOIの上に低温nMOSを集積しました⁵。CoolCubeは下層の上に上層のトランジスタを重ねる技術で、上層を500℃以下で作ります。

同研究所によると、逐次集積で500℃が重要な閾値になるのは、それより高い温度で上層のトランジスタを作ると、下層トランジスタの金属配線とシリサイドが傷むためです。下の層の上に2層目のシリコンを貼り合わせて画素トランジスタを作る例として、Sonyの2層トランジスタ画素の3D順次積層があります。こうした積層はモノリシック3次元集積とも呼ばれます。

よくある質問（FAQ）

層転写とは何ですか？

ドナー基板の表面から単結晶の薄い層を剥がし、別の支持基板（ハンドル基板）へ移す技術です。SOI基板、圧電薄膜の基板、SiCの貼り合わせ基板の製造に使います。

Smart Cutはどんな仕組みですか？

ドナー基板に水素イオンを注入して微小な気泡の面を作り、補強材になる別の基板と密着させてから熱処理します。結晶の再配列と気泡内の圧力で、気泡の面に沿って薄い層が割れます。

転写する層の厚さは何で決まりますか？

注入エネルギーです。CEAの特許の表では、水素イオンを10keVで注入すると約0.1µm、150keVで約1.2µm、1000keVで約13.5µmの膜になります。

研削で薄くする貼り合わせSOIとの違いは何ですか？

Honeywellの特許が示す貼り合わせ・エッチバック方式は、デバイスウェーハの大部分を研削で取り除き、残りをエッチストップ層まで化学エッチングします。Soitecによると、Smart Cutは剥がしたあとのドナー基板の表面を整えて繰り返し使います。

シリコン以外にも使えますか？

はい。Soitecは、タンタル酸リチウムやニオブ酸リチウムなどの圧電体、SiC、GaN、InPのドナー基板から薄い結晶層を別の基板へ移せるとしています。SiCでは、単結晶ウェーハ1枚から少なくとも10枚の貼り合わせ基板を作れるとしています。

3次元積層ではどう使いますか？

CEA-Letiは、上層トランジスタを500℃以下で作る3次元逐次集積CoolCubeで、Smart Cutで作った低温SOIの上にnMOSを作りました。500℃を超えると下層の金属配線とシリサイドが傷むためです。

比較・違いを学ぶ

ウェーハ接合とは── 層転写の中で2枚を密着させる工程
SOI基板とは── 層転写で作る代表的な基板
トラップリッチ層とは── RF用SOIで支持基板側に先に作る層
逐次3D集積とは── 下層の上に転写層を載せて上層を作る3次元積層

出典

9件を表示

1
Soitec：Smart Cut 技術ページsoitec.com a b c d e
2
CEA（M. Bruel）：米国特許 US5374564A Process for the production of thin semiconductor material filmspatents.google.com ↩
3
SUMCO：シリコンウェーハの製造方法sumcosi.com ↩
4
Honeywell：米国特許 US5344524A SOI substrate fabricationpatents.google.com ↩
5
CEA-Leti reports record performance of nMOS devices fabricated with a maximum temperature of 500°C（2021年）cea.fr a b
6
Soitec：Innovationsoitec.com a b
7
Soitec：Beyond Silicon Technologysoitec.com ↩
8
Soitec：Connect POI substratessoitec.com a b
9
Soitec：SmartSiC substratessoitec.com a b