核形成遅れとは

THEME 02 パターン形成 · 成膜の作り込みNucleation Delay

← 01THEME 02 パターン形成03 →

核形成遅れとは、成膜を始めてから膜が定常のレートで厚くなり始めるまでに要る、下地の上へ核が立ち上がるための待ち時間です。 膜厚は、レートに、時間から遅れを引いた残りを掛けた値になります。

同じレシピを同じ時間流しても、下地の材料が違えば膜厚に差が出ます。成膜レートは同じなので、レートを変えても差は残ります。差の原因は、膜が厚くなり始める時刻の違いです。

下地の結合相手が少ないほど、最初のサイクルで付く量が減る

待ち時間を生むのは、1サイクルで付く量を決める表面反応の相手の数です。ALDでトリメチルアルミニウムを供給すると、基板表面の水酸基からメチル基が水素原子を引き抜いてメタンとなって離れ、AlがO原子と新たにAl-O結合を作ります¹。表面がAl(CH3)2層で埋まると、後から来たトリメチルアルミニウムはそのまま排気されます。この状態を自己制御と呼びます。そのため、下地表面の結合相手が少ないほど、最初の数サイクルで付く量は小さくなります。

結合相手が少ないと、2つの問題が同時に起きます。CVDやALDでタングステン膜を作る場合、層間絶縁膜のような酸化膜の上では密着力が得られず、インキュベーション時間も伸びるので成膜が難しくなります²。そのためTiN膜のようなTi系材料膜を下地に敷きます。熱酸化膜の上でも同じで、下地をTiN膜やTiSiN膜にすると成膜しやすくなります³。密着力とインキュベーション時間は、どちらも結合相手の少ない下地で悪くなります。

厄介なのは、遅れが膜厚の絶対値よりも面内分布として表に出るところです。1枚のウェーハには酸化膜とバリアメタルが同時に露出している領域があり、遅れの長さが領域ごとに異なれば、同じサイクル数を回した時点の膜厚に差が付きます。

同じレシピでも下地ごとに立ち上がりがずれる

2本の直線は同じレートで、横軸との交点だけがずれています。このずれが核形成遅れで、同じサイクル数で止めたときの膜厚差として後の工程に残ります。

遅れは、膜厚と時間の直線を外挿した切片として測る

膜厚を成膜時間またはサイクル数に対してプロットし、直線部分を外挿した横軸との交点を取ると、遅れそのものが時間またはサイクル数の単位で出ます。膜厚測定1本で足りるのはここまでです。

東京エレクトロンの特許では⁴、この外挿を2点の実測から行っています。上限350℃でDIPASを使い単一のシード層だけを敷いた参考例では、約90分で約11nm、約143分で約18nmという2点を最小二乗法で直線に当てて膜厚0の交点を求め、遅れは約22分でした。同じ350℃でDIPASの第1シード層とジシランの第2シード層を重ねた例では、約63分で約11nm、約90分で約15nmという2点から、交点が約1.1分まで縮みました。傾きはそれぞれ1.565と1.6784で、レートはほぼ同じ水準にとどまり、動いたのは切片だけです。

遅れが後工程へ渡す被害は、表面ラフネスと面内均一性に乗ります。細くなったコンタクトホールやラインをアモルファスシリコンで埋めようとすると、ホールの中の被覆性が足りず大きなボイドが残ってしまい、これが抵抗値を押し上げる要因の1つになります。その背景として、アモルファスシリコン膜の表面ラフネスの精度の悪さも挙がっています。

抵抗の側にも数字が出ます。ノヴェラスシステムズの特許では、膜厚に対する二乗平均平方根粗度が500オングストローム以上の低抵抗タングステン膜で10%を越すこともあるとされ⁵、粗度が下がればパタニングから先の工程が楽になるとしています。

核形成層を敷けば遅れは縮むが、抵抗と断面積を払う

遅れの短い材料を先に敷くのが最も手早い方法です。ローカル配線やコンタクトの埋め込みでは、CVD-Wでアスペクト比の高いホールをシームレスに埋めるにはALD Wの核成長層が必要で⁶、Cu配線ではPVDのCuを核成長（シード）膜として使っています。ITRS2011は、2nm以下の拡散防止膜と核成長膜が差し迫った課題になると指摘しています。

核形成層を敷くと、抵抗と断面積の点で不利になります。WF6ガスとSiH4ガスを交互に流すALDでは、下地のバリヤ層が削られるのを抑えられる可能性がある一方、核付け層になる初期タングステン膜の中にシリコンが入り込み⁷、その上に積む主タングステン膜の抵抗率を上げてしまいます。コンタクトプラグの断面積は限られているので、核形成層の厚みはそのままビア抵抗に影響します。

温度は上げても下げても、1サイクルの取り分がずれる

ALD Windowより高温側では、気相の前駆体が分解し、化学反応が切れ目なく続いて、自己制御が崩れたまま膜が育ってしまいます¹。逆に低温側では狙った表面反応が進みにくくなるので、化合物薄膜の成長は低温ほど遅くなります。上下どちらへ外しても、1サイクルの取り分が設計値から離れます。

温度を下げたときの遅れの変化は、シード層の作り方で決まります。アミノシラン系ガスでシード層を1枚だけ敷く従来の方法を350℃のような400℃未満の成膜に使うと、その上に載るアモルファスシリコン膜の遅れがわずかに伸び、表面ラフネスの精度がわずかに下がる可能性があります。二重シード層なら、同じ350℃でも遅れは約1.1分です。

温度を下げた側の面内均一性も実測されています。二重シード層を形成するときの温度を400℃、圧力を133.3Pa（1Torr）とした第1例では、シリコン膜の膜厚の面内均一性が面内全域で約2.8%でした。温度を350℃へ下げた第2例では約1.9%、そこから圧力を399.9Pa（3Torr）へ上げた第3例では約0.8%まで下がりました。東京エレクトロンは、400℃だとジシラン（Si2H6）が熱分解してしまうので、第2シード層の側がCVD反応でも育ち、ロッドの周りを除く領域で特に厚く付くことが原因であろうと推測しています。

圧力の上限は1333Pa、初回パルスを延ばせば1サイクル目が長くなる

圧力を上げると、ボートの支持溝の中でガスの流れが遅くなり、ジシランがその場に長くとどまる分、ジシラン中のシリコンが第1シード層の上に吸着される確率が上がると同社は推測しています。上限は、実用面から1333Pa（10Torr）までが妥当とされています。形成例では、第1シード層をDIPAS 200sccm、1分、350℃、133.3Paで、第2シード層をSi2H6 300sccm、60分、350℃、399.9Paで作り、二重シード層の厚さは0nmを超え1nm以下がよいとしています。

もう1つの方法は、時間の配分です。SiH4ガスを流す最初のステップだけを2回目以降より長くして、ウェハ表面にSiHx（xは0以上4未満）などの分解中間体を先に付けておく⁷方法があり、この最初の長いステップをイニシエーションと呼びます。最初だけ長くする分、1サイクル目の時間が増えます。

調整すると面内均一性と遅れが別々に変わる

二重シード層を作る3条件の測定値です。温度を下げて圧力を上げると面内均一性は約2.8%から約0.8%まで改善しますが、シード層を1枚だけ敷く従来方式では、温度を下げると核形成遅れが伸びます。

どの手段にも副作用があり、許容範囲を先に決める

核形成層を敷けば抵抗と断面積、温度を上げれば熱バジェットと面内分布、圧力を上げれば1333Paという上限、最初のパルスを延ばせば1サイクル目の時間を払います。まず副作用の許容範囲を決め、その範囲で遅れをどこまで縮めるかを決めます。プロセス担当としては、1枚の中で下地が変わる境目がどこにあり、その境目が製品の膜厚仕様に対してどれだけの差を作るかを先に数値化します。

よくある質問（FAQ）

核形成遅れとは何ですか？

成膜を始めてから膜が定常のレートで厚くなり始めるまでに要る待ち時間です。インキュベーション時間とも呼びます。CVDやALDでタングステン膜を作る場合、層間絶縁膜のような酸化膜の上では密着力が出ず、インキュベーション時間も伸びるため、成膜そのものが難しくなります。

同じレシピを流したのに膜厚に差が付いたら核形成遅れですか？

面内やロット間で下地の材料が違う場合に疑います。酸化膜の上ではインキュベーション時間が伸びるので、TiN膜のようなTi系の膜を下地に敷きます。膜厚は、レートに、時間から遅れを引いた残りを掛けた値になります。

核形成層とシード層はどう呼び分けますか？

ノヴェラスシステムズ（Novellus Systems）の特許では、核形成層を、薄くて下地の形になじみ、後から積むバルクの膜を作りやすくする層としています。Cu配線ではPVDのCuを核成長（シード）膜と呼びます。呼び方は工程ごとに違いますが、本膜の立ち上がりを助ける役割は同じです。

核形成層は厚いほど有利ですか？

上限と下限の両方から挟まれます。核形成層の抵抗率はバルクのタングステン層より高いため、配線全体の抵抗を下げるには厚さを詰めるほどよく、その一方で質のよいバルクを載せるには下地を覆いきる厚さが要ります。

温度を下げると核形成遅れはどうなりますか？

シード層の作り方によって変わります。アミノシラン系ガスでシード層を1枚だけ敷く従来の方法を、350℃のような400℃未満の成膜に使うと、その上に載るアモルファスシリコン膜の遅れがわずかに伸び、表面ラフネスの精度がわずかに下がる可能性があります。東京エレクトロンの二重シード層では、350℃でも遅れが約22分から約1.1分に縮んでいます。

核形成遅れは何を測ると数字になりますか？

膜厚を成膜時間またはサイクル数に対してプロットし、直線部分を外挿した横軸との交点が遅れになります。東京エレクトロンの特許では、上限350℃でDIPASの単一シード層だけを敷いた参考例で約22分、DIPASとジシランの二重シード層では約1.1分でした。表面ラフネスと面内均一性を並行して測ると、遅れが後工程へ渡す被害の大きさまで数値になります。

エッチング側にもインキュベーションはありますか？

あります。東京エレクトロンは、ウエハ温度300℃、チャンバー内圧力30TorrでWCl6ガスによるTiN膜のエッチング性を調べ、この条件ではエッチングが始まるまでの待ち時間が長く、240秒までは削れ始めなかったと報告しています。

比較・違いを学ぶ

シード層とは── 核形成遅れを減らすために先に敷く層
ステップカバレッジとは── 遅れが横方向の分布に、被覆性が深さ方向の分布に出ます

出典

7件を表示

1
オプトラン：原子層堆積法（ALD）optorun.co.jp a b
2
東京エレクトロン：特開2017-186595 タングステン膜の成膜方法patents.google.com ↩
3
東京エレクトロン：国際公開WO2015/080058 タングステン膜の成膜方法patents.google.com ↩
4
東京エレクトロン：特許第6175541号シード層の形成方法、シリコン膜の成膜方法および成膜装置patents.google.com ↩
5
ノヴェラスシステムズ（Novellus Systems）：特表2012-501388 タングステンの粗度減少及び反射率改善patents.google.com ↩
6
日本半導体製造装置協会（SEAJ）技術部会：ウェーハプロセス（2012年度版）seaj.or.jp ↩
7
東京エレクトロン：国際公開WO2007/004443 タングステン膜形成方法，成膜装置patents.google.com a b