接合後アニールとは

接合後アニールとは、貼り合わせた2枚を加熱し、誘電体どうしと金属どうしの永久的な結合を作る工程です。 ハイブリッド接合で室温に重ねただけの状態を、使える結線へ変えます。温度の上限は下の層の素子が耐える範囲で決まり、温度を下げるほどCuの凹みを浅く仕上げる負担が増えます。Adeiaは、この加熱の後は接合を外せないとしていて、不良は加熱の前に見つける必要があります。

室温で仮に付いた2枚を、Cuの膨張でつなぐ

加熱で結線がつながる仕組み

室温では誘電体どうしだけが接し、Cuのパッドの間には数nmの隙間が残ります。250℃に上げるとCuが膨張して隙間を埋め、誘電体もCuも一体に結合します。

2枚を向かい合わせて押し当てると、高い誘電体どうしが先に接触し、弱い結合ができて位置が固定されます。Cuのパッドは誘電体より数nm低く仕上げてあり¹、この段階では上下のCuは触れていません。そこからより高い温度でアニールすることで、誘電体どうしとCuどうしの永久的な接合が得られます¹。

imecは、250℃という低い温度の接合後アニールで高い接合強度を得ています。加熱でCuが膨張して凹みを埋め、上下が接触して結合します。加熱は接合強度と位置ずれの関係も変え、ソニーの研究では、アニール前の接合強度は位置ずれが大きくなるほど直線的に下がり、アニール後はCuの熱膨張によってその関係が変わりました。

Adeiaによれば、アニールを過ぎた接合はもう外せない

載せ替えられる期間

アニール前なら不良ダイを外して載せ替えられ、その期間は室温で最長7日、−20℃の保管で1か月以上です。アニール後は外せません。

接合技術のライセンス会社Adeiaは、ハイブリッド接合はアニール後には絶縁膜とCuが分子レベルで融合し、部品を傷めずにはがせなくなるとしています。不良が見つかれば組み上げた全体を捨てるのが通例で、同社はこの性質が上流の工程管理と検査への圧力を強めるとみています。

同社は、アニール前のダイ・ウェーハ接合なら、接合直後の弱い界面を利用して不良ダイを外し、載せ替える方法を示しました。外せる期間は室温で最長7日、−20℃の保管で1か月以上に延び、載せ替えた構造の電気歩留まりは約95〜100%だったとしています。アニールは、やり直しが効く区間と効かない区間の境目です。

上限は、下の層の素子が耐えられる温度で決まる

接合後アニールと他の工程の温度

接合後アニールの250℃は、逐次CFETで下の層を守る500℃前後の上限の内側にあり、ゲートスタックの信頼性に要る900℃前後の4分の1程度です。

下の層には、すでに完成した素子と配線があり、高い温度をかければそれらが劣化します。逐次3Dで作るCFETでは、層転写と上層の工程の熱予算が500℃前後以下に制限されます²。これが下層の素子が耐えられる上限です。

一方、imecは標準的なゲートスタックの信頼性に900℃前後の熱工程が必要だとしています。接合後アニールの250℃はその4分の1程度で、接合後の工程は900℃前後より低い温度で組みます。

温度を下げるほど、Cuの凹みを浅く仕上げるCMPの負担が増す

Cuの膨張量は温度で決まり、埋められる凹みの深さも温度で決まります。温度を下げれば下の層には優しくなりますが、凹みをさらに浅く仕上げる必要が出て、CMPの均一性への要求が上がります。imecはCMPの最適化でCuの凹みを2.5 nm未満に抑えました³。凹みを浅くする方向の改善です。

温度を上げればCuがよく膨張して接合は確実になりますが、下の層の素子と配線が劣化します。加えて、2枚の熱膨張の差で位置がずれ、合わせ精度が落ちます。下層の劣化、CMPの負担、合わせ精度の3つが同時に引っ張り合う工程です。

単体と直列の歩留まりの差が、開きの分布を示す

接合の良否は電気的に測ります。imecの値では、Kelvin構造の電気的歩留まりが85%超、デイジーチェーンが70%超でした。Kelvin構造は1本の結線の抵抗を正確に測る形で、デイジーチェーンは多数を直列につなぐため、1か所の開きが全体の歩留まりに出ます。

2つの値の差が、欠陥の分布を示します。単体は良くても連ねると落ちるなら、まばらに開きが起きていることになります。

よくある質問（FAQ）

接合後アニールとは何ですか？

貼り合わせた2枚を加熱し、誘電体どうしと金属どうしの永久的な結合を作る工程です。Adeiaは、この加熱の後は接合を部品を傷めずに外せないとしています。

なぜ加熱が要りますか？

室温で重ねた段階では、誘電体どうしが弱く付いた状態にとどまり、数nm低く仕上げたCuのパッドは触れていないからです。加熱するとCuが膨張して上下が触れ、両方が結合します。

どのくらいの温度ですか？

imecは、250℃の接合後アニールで高い接合強度を得ています。

もっと高い温度も使えますか？

下の層の素子と配線が耐えられる範囲に限られます。imecは逐次CFETの熱予算を500℃前後以下としています。

通常の工程と比べるとどうですか？

imecは標準的なゲートスタックの信頼性に900℃前後の熱工程が必要だとしています。接合後アニールの温度はその4分の1程度です。

温度を下げられますか？

下げるほどCuの膨張が減るため、凹みをさらに浅く仕上げる必要が出て、CMPの均一性への要求が上がります。

何を確かめますか？

接合の強度と、結線の導通です。imecはKelvin構造とデイジーチェーンの電気的歩留まりで確かめ、それぞれ85%超と70%超でした。

比較・違いを学ぶ

• Cuパッドディッシングとは── 加熱で埋める相手の凹み
• 熱予算とは── 温度の上限を左右する考え方
• 逐次3D集積とは── 500℃ の上限が働く場面
• 接合ボイドとは── 加熱した後も残る欠陥

関連用語

• Cuパッドディッシングとは
• ウェーハ・ツー・ウェーハ接合とは
• 逐次3D集積とは
• 熱バジェット（熱予算）とは
• 接合ボイドとは
• ハイブリッドボンドピッチとは

同じ分類「3D積層の製造」の用語（10語のうち8語）

• TSV露出とは
• ウェーハ接合とは
• キャリアウェーハとは
• ダイシフトとは
• ボイドとは
• モノリシック3Dとは
• 一時接合と剥離とは
• 接合アライメントとは

半導体用語集の「3D積層の製造」へ戻る

出典

3件を表示

1. 1
   imec：Wafer-to-wafer hybrid bonding: pushing the boundaries to 400nm interconnect pitch（2024年2月）imec-int.com ↩ab
2. 2
   Imec puts complementary FET (CFET) on the logic technology roadmapimec-int.com ↩
3. 3
   imec：die-to-waferハイブリッド接合のプレスリリース（Cu interconnect pad pitch）imec-int.com ↩