先端パッケージ（2.5D・3D・チップレット）後工程
先端パッケージ（2.5D・3D・チップレット）は、複数のチップを1つのパッケージに高密度に集めて近い距離で結んだり、ウェーハやパネルの単位で配線と端子をまとめて作ったりする実装技術の総称である。微細化だけでは性能を伸ばしにくくなったため、接続を短くして信号の遅延と消費電力を減らし、実装の側から性能を作る。代表的な工程に、TSV（シリコン貫通電極）、バンプ・RDL（再配線層）形成、CoW（チップオンウェーハ）、ファンアウトパッケージングがある。
分類上の位置
Section titled “分類上の位置”工程の分類›後工程› 先端パッケージ（2.5D・3D・チップレット）
後工程の下にある工程で、同じ分類にはほかに10工程がある。
- バンプ・RDL（再配線層）形成：バンプ・RDL（再配線層）形成は、ウェーハ上のチップ電極に、外部やほかのチップとつなぐ突起電極（バンプ）と、電極の位置を引き直す配線層を作る工程群である。
- TSV（シリコン貫通電極）：TSV（シリコン貫通電極）は、シリコンのチップを厚み方向に貫き、表と裏の面を電気的につなぐ電極である。
- PLP（パネルレベルパッケージ）：PLP（パネルレベルパッケージ）は、円形のウェーハの代わりに角形の大型パネルを土台にして、多数のパッケージをまとめて組み立てる方式である。
- WLP（ウェーハレベルパッケージ）：WLP（ウェーハレベルパッケージ）は、個片に切り分ける前のウェーハ、または個片ダイを並べ直した再構成ウェーハの状態で、全チップの封止や端子形成をまとめて行う製造方式である。
- CoW（チップオンウェーハ）：CoW（チップオンウェーハ）は、土台となるウェーハの上へチップ単位で積んで接合し、積層した後でまとめて切り分ける方式である。
- ファンアウトパッケージング：ファンアウトパッケージングは、チップの外側まで配線を扇状に広げ、チップより大きな面積に端子を配置するパッケージ方式である。
同じ分類の工程
Section titled “同じ分類の工程”バックグラインド・ウェーハ薄化、ダイシング、ボンディング、モールド・封止、アンダーフィル、パッケージ基板・インターポーザ、リッドアタッチ（蓋接合）、パッケージマーキング、トリム＆フォーム（リード切断・成形）、表面保護テープ貼付（BGテープ貼付）